

SKRIPSI

PERANCANGAN DAN PEMBUATAN TONE CONTROL BERBASIS TDA 8424 DAN MIKROKONTROLLER AT 89S51



Disusun Oleh :

NUGROHO HENDRA SAPUTRO

02.17.166

**KONSENTRASI TEKNIK ELEKTRONIKA
JURUSAN TEKNIK ELEKTRO S-1
FAKULTAS TEKNOLOGI INDUSTRI
INSTITUT TEKNOLOGI NASIONAL MALANG
2009**

LEMBAR PERSETUJUAN

**PERANCANGAN DAN PEMBUATAN TONE CONTROL DIGITAL
BERBASIS TDA 8424 DAN MIKROKONTROLLER AT89S51**

SKRIPSI

*Disusun dan diajukan sebagai salah satu syarat untuk memperoleh gelar
Sarjana Teknik Elektronika Strata Satu (S-1)*

Disusun Oleh :

**NUGROHO HENDRA SAPUTRO
02.17.166**


**Diperiksa dan Disetujui
Dosen Pembimbing**



I Komang somawirata, ST, MT
NIP. 1030100361

Mengetahui

Ketua Jurusan Elektro S-1



Ir. E. Yudi Limpraptono, MT
NIP.Y. 1309500274

**JURUSAN TEKNIK ELEKTRO S-1
KONSENTRASI TEKNIK ELEKTRONIKA
FAKULTAS TEKNOLOGI INDUSTRI
INSTITUT TEKNOLOGI NASIONAL MALANG
2009**



BERITA ACARA UJIAN SKRIPSI
FAKULTAS TEKNOLOGI INDUSTRI

Nama Mahasiswa : NUGROHO HENDRA SAPUTRO
NIM : 02.17.166
Jurusan : Teknik Elektro S-1
Konsentrasi : Teknik Elektronika
Judul Skripsi : PERANCANGAN DAN PEMBUATAN TONE
CONTROL DIGITAL BERBASIS TDA 8424 DAN
MIKROKONTROLLER AT 89S51.

Dipertahankan Dihadapan Tim Penguji Skripsi Jenjang Program Strata Satu (S-1)

Pada Hari : Selasa
Tanggal : 24 Maret 2009
Dengan Nilai : 76,7 (B+) *BY*

Panitia Ujian Skripsi

Ketua Majelis Penguji

(Ir. Sidik Noertjahjono, MT)
NIP. Y. 1028700163


Sekretaris Majelis Penguji

(Ir. F. Yudi Limpraptono, MT)
NIP. Y. 1039500274

Anggota Penguji

Penguji Pertama

(Ir. Th. Mimien Mustikawati, MT)
NIP. Y. 1030000352

Penguji Kedua

(M. Ibrahim Ashari, ST, MT)
NIP. P. 1030100358

KATA PENGANTAR

Alhamdulillah, dengan memanjatkan puji syukur kehadiran Allah SWT, yang telah memberikan rahmat, hidayah serta segala karunia-Nya, akhirnya penyusun dapat menyelesaikan skripsi yang berjudul “ **PERANCANGAN DAN PEMBUATAN TONE CONTROL DIGITAL BERBASIS TDA 8424 DAN MIKROKONTROLLER AT 89S51** ”. Laporan skripsi ini merupakan salah satu persyaratan kelulusan Strata 1 Jurusan Teknik Elektro Program Studi Elektronika, Institut Teknologi Nasional Malang.

Keberhasilan penyusunan laporan skripsi ini tidak lepas dari dukungan dan bantuan berbagai pihak. Untuk itu penyusun menyampaikan terima kasih kepada :

1. Bapak Prof. DR. Ir. Abraham Lomi, MSEE, selaku Rektor Institut Teknologi Nasional Malang.
2. Bapak Ir. Sidik Nurtjahyono, MT, selaku Dekan Institut Teknologi Nasional Malang.
3. Bapak Ir. Yudi Limpraptono, MT, selaku Ketua Jurusan Teknik Elektro S-1.
4. Bapak I Komang Somawirata ST, MT, selaku Dosen Pembimbing yang telah memberikan pengarahan dan bimbingan dengan sabar hingga terselesaikannya karya ini.
5. *My Big Family, Parent* (Bapak dan Ibu), *My Brother* (Mas Herry dan Mas Iwan), *My Sister* (Mbak Yayuk), terima kasih untuk cinta, doa, dan dukungan yang tidak pernah putus. Semoga aku diberi kesempatan untuk bisa membahagiakan mereka.
6. Teman-teman seperjuangan dalam menuntut ilmu, Ronk (Budi Anduk), Helmi, Bambang, Iwan, Gofur, Fajar (Sinchan), Yunan, Ovan, Danang (Blonthang), Ari

(Bodong), Vendi (Dukun) dll *that cannot be mentioned one by one*. Akhirnya ST juga Coy! Semoga tali silaturahmi yang telah ada di antara kita dapat terus terjalin bahkan dapat menjadi semakin erat. Kapan iso ngopi maneh Bro????

7. Warga Dewandaru Dalam 9 : Bu Kost, terima kasih untuk tumpangan kostnya. Teman-teman kost (Danang, Dayat, Arif, Bayu, Picolo, Bokir, Achan, Kemal, Baret, BIG BOY alias Akbar dll). Ayo PS-an!!!!
8. Temen-teman lama yang udah berserakan di mana-mana, Nyamuk (Ndemo), Upank, Aziz, Kukuh, Eko, Sinchan, Yanuar, Zibrun, Dodik dll (Wes podo beranak cucu tha????)
9. Camer (Huehuehue), Bpk Tukiyo & Ibu Partini, terima kasih atas *support* dan doanya. Tak ketinggalan “Petercrouch”, maem sing akeh Crouch!
10. Terakhir, untuk “Ndutz-Ku”, *you are such an angel, thank for being so sincere*. Kamu membuatku sadar bahwa hal-hal indah memang bisa terjadi di dunia ini dan kamu selalu membuatku merasa utuh, merasa lengkap walau hanya sebagai seorang aku.

Dengan segala itikad, kemampuan dan saran yang ada, laporan skripsi ini dapat terselesaikan dengan sebaik-baiknya. Namun karena keterbatasan waktu dan faktor lain yang dihadapi sehingga menyebabkan laporan skripsi ini tidak lepas dari banyaknya kekurangan. Karena itu sejumlah koreksi dan masukan konstruktif diperlukan guna kesempurnaan laporan skripsi ini. Semoga laporan skripsi dari pemikiran sederhana ini akan menjadi cikal bakal dari karya yang lebih inovatif dan dapat bermanfaat untuk semua orang.

Malang, Maret 2009

Penyusun

ABSTRAKSI

PERANCANGAN DAN PEMBUATAN TONE CONTROL DIGITAL BERBASIS TDA 8424 DAN MIKROKONTROLLER AT 89S51

(Nugroho Hendra Saputro, 02.17.166, Teknik Elektro/Elektronika S-1)

(Dosen Pembimbing I : I Komang Somawirata, ST, MT)

Kata kunci : Mikrokontroller, TDA 8424, *Keypad*, LCD

Tone control digital ini merupakan salah satu *alternative* untuk mengganti tone control analog. Tone control analog biasanya masih menggunakan potensiometer nada, pada potensiometer biasa biasanya sering mendapat masalah karena arus akibat gesekan dan debu sehingga pada saat potensiometer tersebut diubah nilainya akan menyebabkan bunyi yang mengganggu.

Pada skripsi ini telah direalisasikan sebuah perancangan dan pembuatan tone control digital yang diimplementasikan pada mikrokontroller dengan TDA 8424 sebagai pengeset parameter volume, treble dan bass sangat membantu dalam mengotomatisasi suatu sistem kontrol untuk mempermudah dan mempercepat proses kinerja suatu alat. Dengan menggunakan tombol *keypad* sebagai media memasukkan karakter angka yang nantinya akan ditampilkan pada LCD. Dari hasil pengujian alat dapat bekerja dengan baik di mana pengesetan *input* yang ditampilkan pada LCD sesuai dengan hasil nada yang dihasilkan pada *output*.

DAFTAR ISI

JUDUL	i
LEMBAR PERSETUJUAN	ii
BERITA ACARA UJIAN SKRIPSI	iii
KATA PENGANTAR	iv
ABSTRAKSI	vi
DAFTAR ISI	vii
DAFTAR GAMBAR	x
DAFTAR TABEL	xiii
BAB I PENDAHULUAN	1
1.1 Latar Belakang	1
1.2 Rumusan masalah.....	2
1.3 Tujuan.....	2
1.4 Batasan Masalah	2
1.5 Metodologi Penelitian	3
1.6 Sistematika Penulisan	4
BAB II LANDASAN TEORI.....	5
2.1 Frekuensi audio	5
2.2 Tone control.....	5
2.3 Mikrokontroller AT89S51.....	6
2.3.1 Perangkat keras mikrokontroller AT89S51	6
2.3.2 Konfigurasi Pin mikrokontroller AT89S51	9
2.3.3 Organisasi memori	14

2.3.4	Mode Pengalamatan	21
2.4	LCD (<i>Liquid Ceystal Display</i>).....	23
2.4.1	Konfigurasi LCD	23
2.4.2	<i>Instruksi Operasi Dasar</i>	25
2.4.2.1	<i>Register</i>	25
2.4.2.2	<i>Busy Flag</i>	26
2.4.2.3	<i>Address Counter</i>	27
2.4.2.4	<i>Display Data RAM (DD RAM)</i>	27
2.4.2.5	<i>Character Generator ROM (CG ROM)</i>	27
2.4.2.6	<i>Character Generator RAM (CG RAM)</i>	27
2.5	<i>Keypad</i>	29
2.6	TDA 8424.....	29
2.6.1	Konfigurasi Pin TDA 8421	31
2.6.2	Uraian Fungsional	32
BAB III PERANCANGAN DAN PEMBUATAN ALAT		39
3.1	Pendahuluan.....	39
3.1.1	Diagram Blok Rangkaian.....	39
3.1.2	Prinsip Kerja Alat.....	40
3.2	Perencanaan <i>Hardware</i>	41
3.2.1	Mikrokontroller AT89S51	41
3.2.2	LCD.....	42
3.2.3	<i>Keypad Matrik</i>	43
3.2.4	TDA 8424.....	44
3.3	Perancangan Perangkat Lunak.....	45

3.3.1	<i>Flowchart</i> Sistem Keseluruhan	46
BAB IV	PENGUJIAN ALAT	47
4.	Umum	47
4.1	Pengujian LCD.....	47
4.1.1	Tujuan Pengujian LCD	47
4.1.2.	Peralatan yang digunakan	47
4.1.3.	Prosedur Pengujian	48
4.2	Pengujian Respon Frekuensi.....	50
4.3	Pengujian Secara Manual Menggunakan <i>Oscilloscope</i> dan <i>Function</i> Generator	54
BAB V	PENUTUP	62
5.1	Kesimpulan	62
5.2	Saran	62
DAFTAR PUSTAKA		63
LAMPIRAN		64

DAFTAR GAMBAR

Gambar 2-1 Diagram Blok Mikrokontroler.....	8
Gambar 2-2 IC AT 89S51.....	9
Gambar 2-3 Osilator <i>Eksternal</i> AT89S51.....	12
Gambar 2-4 Deskripsi pin pada LCD Tipe M1632	23
Gambar 2-5 Rangkaian <i>Keypad</i>	29
Gambar 2-6 Diagram Blok TDA 8424	30
Gambar 2-7 IC TDA 8424	31
Gambar 2-8 Waktu yang dibutuhkan pada jalur I2C.....	36
Gambar 2-9 Lokasi Modul Dari IC TDA 8424	37
Gambar 2-10 Fitur peningkatan secara otomatis dari alamat <i>slave</i>	38
Gambar 3-1 Blok Diagram Tune Control Digital	39
Gambar 3-2 Rangkaian Mikrokontroler AT89S51	42
Gambar 3-3 Rangkaian LCD 16 X 2	43
Gambar 3-4 Rangkaian <i>Keypad Matrik</i>	44
Gambar 3-5 Rangkaian TDA 8424	44
Gambar 4-1 Rangkaian Pengujian LCD	48
Gambar 4-2 Hasil Pengujian LCD.....	49
Gambar 4-3 Diagram Blok Pengujian Respon Frekuensi.....	50
Gambar 4-4 Hasil Pengujian Respon Frekuensi pada saat <i>Flat</i>	51
Gambar 4-5 Hasil Pengujian Respon Frekuensi pada saat <i>Bass Cut</i>	51
Gambar 4-6 Hasil Pengujian Respon Frekuensi pada saat <i>Bass Boost</i>	52
Gambar 4-7 Hasil Pengujian Respon Frekuensi pada saat <i>Treble Cut</i>	52

Gambar 4-8 Hasil Pengujian Respon Frekuensi pada saat Treble <i>Boost</i>	53
Gambar 4-9 Hasil Pengujian Respon Frekuensi pada saat Bass <i>Cut</i> dan Treble <i>Cut</i>	53
Gambar 4-10 Hasil Pengujian Respon Frekuensi pada saat Bass <i>Boost</i> dan Treble <i>Boost</i>	54
Gambar 4-11 Blok Diagram Pengujian	54
Gambar 4-12 Gambar Pengujian Alat	55
Gambar 4-13 Hasil Pengukuran Treble Maksimum pada tampilan LCD	56
Gambar 4-14 Hasil Pengukuran Treble Maksimum pada tampilan <i>Oscilloscope</i>	56
Gambar 4-15 Hasil Pengukuran Treble Minimum pada tampilan LCD.....	57
Gambar 4-16 Hasil Pengukuran Treble Minimum pada tampilan <i>Oscilloscope</i>	57
Gambar 4-17 Hasil Pengukuran Bass Maximum pada tampilan LCD.....	58
Gambar 4-18 Hasil Pengukuran Bass Maximum pada tampilan <i>Oscilloscope</i>	58
Gambar 4-19 Hasil Pengukuran Bass Minimum pada tampilan LCD	59
Gambar 4-20 Hasil Pengukuran Bass Minimum pada tampilan <i>Oscilloscope</i>	59
Gambar 4-21 Hasil Pengukuran Treble dan Bass Maximum pada tampilan LCD	60
Gambar 4-22 Hasil Pengukuran Treble dan bass maximum pada tampilan <i>Oscilloscope</i>	60

Gambar 4-23 Hasil Pengukuran Treble dan Bass Minimum pada tampilan LCD	61
Gambar 4-24 Hasil Pengukuran Treble dan Bass Minimum pada tampilan <i>Oscilloscope</i>	61

DAFTAR TABEL

Tabel 2-1 Fungsi-fungsi <i>alternative port 1</i>	10
Tabel 2-2 Fungsi khusus pada <i>port 3</i>	11
Tabel 2-3 <i>Special Function Register</i>	16
Tabel 2-4 Konfigurasi Pin-pin LCD	25
Tabel 2-5 Tabel <i>Register Seleksi</i>	26
Tabel 2-6 Fungsi Terminal pada LCD	28
Tabel 2-7 Gambaran dari pin IC TDA 8424	32
Tabel 2-8 Pengaturan Volume	33
Tabel 2-9 Pengaturan Bass	34
Tabel 2-10 Pengaturan Treble	35
Tabel 2-11 Pengkodean <i>byte</i> kedua setelah lokasi modul MAD	37

BAB I

PENDAHULUAN

1.1. Latar Belakang

Dalam perkembangan ilmu pengetahuan dan teknologi, khususnya dalam bidang elektronika, dewasa ini telah membawa perubahan dan kemajuan yang sangat pesat dalam peradaban dan kehidupan umat manusia. Begitu juga dengan perkembangan teknologi komponen elektronika itu sendiri. Gejala keunggulan teknologi dirasakan efeknya secara langsung di bidang audio-vidio. Ada saja tambahan pada perangkat yang lalu, salah satunya tone control. Fungsi dari tone control adalah digunakan untuk mengatur nada atau suara yang dihasilkan.

Untuk menghasilkan nada rendah (Bass) dan nada tinggi (Treble) dalam sistem audio, dapat dikatakan mutlak diperlukan. Sebab bila unit bersangkutan tidak dilengkapi dengan pengatur nada menyebabkan suara yang keluar melalui pengeras suara akan monoton.

Pemrosesan sinyal digital menyediakan suatu metode *alternative* untuk pemrosesan sinyal analog. Untuk melakukan proses secara digital diperlukan dua interface yang dinamakan pengkonversi sinyal analog menjadi digital (ADC), untuk pemakaian dengan keluaran dari prosesor digital akan disampaikan kepada pemakai dalam bentuk analog, kita harus menyediakan *interface* lainnya dari sinyal digital menjadi analog yang dinamakan konversi digital menjadi analog (DAC). Namun dalam teknologi ini dibutuhkan perhitungan yang presisi dalam filter-filter digital berkualitas yang kesemuanya relatif sulit direalisasi dan sangat kompleks, yang akhirnya membutuhkan suatu biaya tinggi.

Ada beberapa alasan mengapa pemrosesan sinyal digital untuk analog lebih baik untuk memproses sinyal itu secara langsung menjadi analog, karena suatu sistem digital yang dapat diprogram memiliki keluwesan untuk mengkonfigurasi ulang operasi-operasi pemrosesan sinyal digital secara sederhana dengan cara merubah programnya.

1.2. Tujuan

Tujuan dari tugas akhir ini adalah bahwa kita dapat mengetahui kinerja dari alat tone control digital menggunakan TDA 8424 yang dikontrol oleh mikrokonroller AT 89S51.

1.3. Rumusan Masalah

Berdasarkan pada uraian latar belakang masalah, maka dapat disusun rumusan masalah. Adapun rumusan masalah dalam tugas akhir ini adalah :

1. Bagaimana merancang tone control digital?
2. Bagaimana cara mengimplementasikan tone control digital ke dalam mikrokontroller AT89S51?

1.4. Batasan Masalah

Agar permasalahan yang dibahas tidak melebihi dari hal-hal yang jauh dari bahasan masalah, maka diberi batasan-batasan masalah sebagai berikut :

1. Hanya membahas tone control digital saja.
 2. Tidak membahas *high pass & low pass filter*.
 3. Frekuensi yang dipakai 20Hz – 20KHz.
 4. Tidak membahas catu daya.
-

1.5. Metodologi

Metodologi yang digunakan dalam pembuatan aplikasi ini sebagai berikut :

- Studi Literatur

Dengan mempelajari berbagai literatur yang berhubungan dengan sistem kerja alat sebelum dilakukan perancangan dan pembuatan keseluruhan sistem.

- Perancangan Perangkat Keras

Sebelum membuat sistem kerja alat tersebut yakni menggunakan mekanika alat berupa : LCD, *Keypad*, TDA 8424, Mikrokontroler AT89S51, dan Speaker.

- Pembuatan dan Pengujian Perangkat Keras

Perancangan yang dilakukan realisasi pengujian masing-masing bagian (sub sistem) dari perangkat tersebut.

- Pengujian Keseluruhan Sistem

Sub sistem yang sudah ada diintegrasikan menjadi sebuah sistem kerja alat dan dilakukan pengujian sistem tersebut apakah telah berjalan sesuai dengan yang direncanakan.

1.6. Sistematika Pembahasan

Sistematika dalam penulisan skripsi ini adalah sebagai berikut :

BAB I : PENDAHULUAN

Membuat Latar Belakang, Tujuan, Rumusan Masalah, Batasan Masalah dan Sistematika Penulisan.

BAB II : DASAR TEORI

Membahas semua teori dasar yang berkaitan langsung dengan perencanaan sistem alat.

BAB III : PERANCANGAN DAN PEMBUATAN ALAT

Membahas perancangan dan pembuatan sistem dari alat yang meliputi *hardware* dan *software*.

BAB IV : PENGUJIAN ALAT

Membahas tentang pengujian dan pengukuran karakteristik dari hasil perancangan *software* dan *hardware* setelah pengambilan sampel dari hasil pengujian alat, setelah itu dilakukan analisa hasil pengujian alat tersebut.

BAB V : PENUTUP

Berisi kesimpulan keseluruhan dari perancangan dan pembuatan alat serta berisi saran untuk pengembangan alat.

BAB II LANDASAN TEORI

2.1. Frekuensi Audio

Frekuensi suara atau frekuensi audio yaitu getaran frekuensi yang terdengar oleh manusia dengan standard antara 20 hertz sampai dengan 20.000 hertz. Menurut sistem pendengaran manusia di bagi menjadi tiga kelompok, yaitu frekuensi infrasonik, dengan rentang 0-20 Hz, frekuensi *audible*, 20-20.000 Hz, dan frekuensi ultrasonik, dengan rentang > 20.000 Hz

2.2. Tone Control

Tone control dapat diartikan sebagai pengatur nada atau pengendali nada. Ada dua faktor yang terpenting dalam pengendalian nada, yang pertama adalah pada frekuensi berapa pengendalian mulai beroperasi, dan yang kedua ialah besarnya peningkatan yang dapat dicapainya untuk setiap penengahan dari frekuensi yang dihubungkan dengan frekuensi perubahan (*turnover*).

Pengendali nada yang ideal ialah pada saat gerakan pengendali frekuensi tinggi tidak mempunyai dampak atas frekuensi lain yang ada di bawah titik-balik, frekuensi tinggi. Demikian sebaliknya pengendali frekuensi rendah haruslah tidak mempunyai dampak atas frekuensi yang berada di atas frekuensi titik-balik. Sebuah pengendali nada akan dianggap sangat memuaskan bila interaksinya kurang dari 2 dB/oktaf. Berapapun besarnya *output* yang akan dikeluarkan oleh penguat akhir, bila masukan terlalu banyak atau besar isyarat masukannya, maka keluarannya akan cacat.

2.3. Mikrokontroler AT89S51

Perbedaan mendasar antara mikrokontroler dan mikroprosesor adalah mikrokontroler selain memiliki CPU juga dilengkapi memori dan *input output* yang merupakan kelengkapan sebagai sistem minimum mikrokomputer sehingga sebuah mikrokontroler dapat dikatakan sebagai mikrokomputer dalam keping tunggal (*Single Chip Microcomputer*) yang dapat berdiri sendiri.

Mikrokontroler AT89S51 adalah mikrokontroler ATMEL yang kompatibel penuh dengan mikrokontroler keluarga MCS – 51, membutuhkan daya rendah, memiliki performance yang tinggi dan merupakan *microcomputer 8 bit* yang dilengkapi 4Kbyte EEPROM (*Electrical Erasable and Programmable Read Only Memory*) dan 128 byte RAM *internal*. Program memori yang dapat diprogram ulang dalam sistem atau menggunakan programmer *Nonvolatile* memori *konvensional*. Dalam sistem mikrokontroler terdapat dua hal yang mendasar, yaitu: perangkat lunak dan perangkat keras yang keduanya saling terkait dan mendukung.


2.3.1. Perangkat keras mikrokontroler AT89S51

Secara umum Mikrokontroler AT89S51 memiliki :

- ❖ CPU 8 bit termasuk keluarga MCS-51
 - ❖ 4 Kb *Flash* memory
 - ❖ 128 byte *Internal* RAM
 - ◆ 4 bank *register*, masing-masing berisi 8 *register*.
 - ◆ 16 byte yang dapat dialamati pada *bit* level.
 - ◆ 80 byte *general purpose memory data*.
-

- ❖ 32 buah *Port I/O*, tersusun atas P0-P3, masing-masing 8 *bit*.
- ❖ 2 *Timer/ counter* 16 *bit*
- ❖ 2 *Serial Port Full Duplex*
- ❖ Kecepatan pelaksanaan intruksi per siklus 1 μ s pada frekuensi *clock* 12 Mhz
- ❖ 2 DPTR (*Data Pointer*)
- ❖ *Watchdog Timer*
- ❖ *Fleksibel ISP Programming*

Dengan keistimewaan di atas pembuatan alat menggunakan AT89S51 menjadi lebih sederhana dan tidak memerlukan IC pendukung yang banyak. Adapun blok diagram dari Mikrokontroler AT89S51 adalah sebagai berikut :




Gambar 2-1. Diagram Blok Mikrokontroler AT89S51

Sumber : Data Sheet Atmel AT89S51, halaman 3

2.3.2. Konfigurasi Pin Mikrokontroller AT89S51

Mikrokontroller AT89S51 terdiri dari 40 pin dengan konfigurasi sebagai berikut :



Gambar 2-2. IC AT89S51

Sumber : Data Sheet Atmel AT89S51, halaman 2

Fungsi tiap pin-nya adalah sebagai berikut :

1. Pin 1 sampai 8, **Port 1**

Merupakan 8 bit I/O *Bi-directional* yang dilengkapi dengan *internal Pull-Up*. Ketika diberikan logika '1' pin ini akan di *Pull-Up* secara *internal* sehingga dapat digunakan sebagai *input*. Sebagai masukan jika pin-pin ini dihubungkan ke *ground* maka masing-masing pin ini dapat menghantarkan

arus karena di *Pull-High* secara *internal*. *Port 1* juga menerima *Low Order Address Bytes* selama melakukan *verifikasi* program.

Pada *port 1* di AT89S51 pin ini mempunyai *alternative* seperti pada tabel berikut ini:

Tabel 2-1. Fungsi – Fungsi *Alternative Port 1*

Sumber : *Data Sheet* Atmel AT89S51, halaman 4

<i>Port Pin</i>	<i>Alternative Functions</i>
P1.5	MOSI (<i>Master Output Slave Input</i>)
P1.6	MISO (<i>Master Input Slave Output</i>)
P1.7	SCK (<i>Serial Clock</i>)

2. Pin 9, RST (*Reset*)

Merupakan pin yang aktif tinggi (*high*), pin ini aktif tinggi selama dua siklus mesin yang akan membuat mikrokontroler AT 89S51 menjalankan rutin *reset*.

3. Pin 10 sampai 17, *Port 3*

Port 3 sebagai 8 bit *I/O Bi-directional* yang dilengkapi dengan *Pull-Up Internal*. Penyangga keluaran *port 3* dapat memberikan atau menyerap arus empat masukan TTL (sekitar 1,6 mA). Jika diberikan logika '1' pada pin-pin *port 3*, maka masing-masing pin akan di *Pull High* oleh *Pull-Up internal* sehingga dapat digunakan sebagai *input-an*. Sebagai *inputan*, jika pin-pin *port 3* dihubungkan ke *ground*, maka masing-masing kaki akan memberikan arus karena di *Pull High* secara *internal*, dimana *Port 3* juga

mempunyai fungsi-fungsi khusus yang dimiliki oleh keluarga MCS-51. Fungsi tersebut dapat dilihat dalam berikut ini :


Tabel 2-2 Fungsi Khusus Pada Port 3

Sumber : Data Sheet Atmel AT89S51, halaman 5

Nama Penyemat	Fungsi Khusus
<i>Port 3.0</i>	RxD (<i>port masukan serial</i>)
<i>Port 3.1</i>	TxD (<i>port keluaran serial</i>)
<i>Port 3.2</i>	/INT0 (<i>masukan interupsi eksternal 0</i>)
<i>Port 3.3</i>	/INT1 (<i>masukan interupsi eksternal 1</i>)
<i>Port 3.4</i>	T0 (<i>masukan pewaktu eksternal 0</i>)
<i>Port 3.5</i>	T1 (<i>masukan pewaktu eksternal 1</i>)
<i>Port 3.6</i>	/WR (<i>sinyal tulis memori data eksternal</i>)
<i>Port 3.7</i>	/RD (<i>sinyal baca memori data eksternal</i>)

4. Pin 18 sampai 19, X-TAL 1 dan X-TAL 2

X-TAL 1 merupakan masukan ke rangkaian osilator *internal* sedangkan X-TAL 2 keluaran dari rangkaian osilator *internal*. Untuk keperluan ini diperlukan kapasitor penstabil sebesar 30 μ F. Dan nilai dari X-TAL tersebut antara 3 – 33 Mhz. Untuk lebih jelasnya dapat dilihat gambar pemasangan X-TAL serta kapasitor yang digunakannya



Gambar 2-3. Osilator Eksternal AT89S51

Sumber : Data Sheet Atmel AT89S51, halaman 11

5. Pin 20, GND (Ground)

Dihubungkan dengan *ground* rangkaian.

6. Pin 21 sampai 28, Port 2

Port 2 berfungsi sebagai 8 bit I/O *Bi-directional* yang dilengkapi dengan internal *Pull-Up*. Penyangga keluaran *port 2* dapat memberikan atau menyerap arus empat masukan TTL (sekitar 1,6 mA). Jika diberikan logika '1' pada pin-pin *port 2*, maka masing-masing pin akan di *Pull High* secara *internal* sehingga dapat digunakan sebagai *input-an*. Sebagai *input-an*, jika pin-pin *port 2* dihubungkan ke *ground* (di *Pull-Low*) maka, masing-masing pin dapat menghantarkan arus karena di *Pull High* secara *internal*. *Port 2* mengeluarkan alamat bagian tinggi (A8-A15), selama pengambilan *instruksi* dari memori program *eksternal* dan selama pengaksesan memori data *eksternal* yang menggunakan perintah dengan alamat 16-bit (dengan perintah "MOVX @DPTR").

7. Pin 29, $\overline{\text{PSEN}}$ (*Program Store Enable*)

Pin ini aktif rendah yang merupakan *strobe* pembacaan ke program memori *eksternal*.

8. Pin 30, ALE (*Address Latch Enable*) / $\overline{\text{PROG}}$

Keluaran ALE menghasilkan pulsa-pulsa untuk menahan alamat rendah (A0-A7) pada *port 0*, selama dilakukan proses baca atau tulis memori *external*. Pin ini juga berfungsi sebagai masukan pulsa program ($\overline{\text{PROG}}$) selama pemrograman EEPROM *external*. Pada operasi normal, ALE akan berpulsa dengan laju 1/6 dari frekuensi kristal dan dapat digunakan sebagai pewaktuan (*clocking*).

9. Pin 31, $\overline{\text{EA}}$ / VPP (*External Access*)

Dapat diberikan logika rendah (*ground*) atau logika tinggi (+5V). Jika diberikan logika tinggi maka mikrokontroller akan mengakses program dari ROM *internal* (EEPROM/*Flash Memori*), dan jika diberikan logika rendah maka mikrokontroller akan mengakses program dari memori *external* yang berlokasi 0000h sampai FFFFh.

10. Pin 32 sampai 32, *Port 0*

Port 0 terdiri dari 8 saluran *input* atau *output* dua arah, tanpa internal *pull-up*. *Port 0* merupakan bus alamat rendah (A₀-A₇), yang *dimultipleks* dengan saluran bus data (D0-D7), yang digunakan pada saat mengakses memori data *external* dan memori program *external*.

11. Pin 40, VCC

Merupakan masukan catu daya 5 volt dengan toleransi kurang lebih 10%.

2.3.3. Organisasi Memori

Organisasi yang dimiliki oleh AT89S51 yang terdiri atas :

1. RAM Internal

Memori sebesar 128 *byte* yang biasanya digunakan untuk menyimpan variabel atau data yang bersifat sementara. RAM *internal* terdiri atas :

➤ Register Banks

AT89S51 mempunyai delapan buah *register* yang terdiri atas R0 hingga R7. Kedelapan *register* ini selalu terletak pada alamat 00H hingga 07H pada setiap kali sistem *direset*. Namun posisi R0 hingga R7 dapat dipindah ke bank 1 (08 H hingga 0FH), bank 2 (10H hingga 17H) dan bank 3 (18H hingga 1FH), dengan mengatur *bit* RS0 dan RS1.

➤ Bit Addressable RAM

RAM pada alamat 20H hingga 2FH dapat diakses secara pengalamatan *bit* (*bit addressable*) sehingga hanya dengan sebuah *instruksi* saja setiap *bit* dalam area ini dapat *diset*, *clear*, *AND*, *OR*.

➤ RAM keperluan umum

RAM keperluan umum dimulai dari alamat 30H hingga 7FH dan dapat diakses dengan pengalamatan langsung maupun tak langsung. Pengalamatan langsung dilakukan ketika salah satu *operand* merupakan bilangan yang menunjukkan lokasi yang dialamati.

2. Special Function Register

Register fungsi khusus (*Special Function Register*) terletak pada 128 *byte* bagian atas memori data *internal* dan berisi *register-register* untuk pelayanan

latch port, timer, program status words, control peripheral dan sebagainya. Alamat *register* fungsi khusus ditunjukkan pada Tabel 2-3.

Register-register ini hanya dapat diakses dengan pengalamatan langsung. Enam belas alamat pada *register* fungsi khusus dapat dialamati *perbit* maupun *per-byte* dan terletak pada alamat $80_{\text{H}}\text{-FF}_{\text{H}}$. Secara perangkat keras, *register* fungsi khusus ini dibedakan dengan memori data *internal*.

Tabel 2-3 Special Function RegisterSumber : Hafindo *Elektronik & Education*, Malang, 2001

Simbol	Nama Register	Nilai Pada Saat Reset	Alamat
ACC	<i>Accumulator</i>	00 _H	E0 _H
B	<i>Register B</i>	00 _H	F0 _H
PSW	<i>Program Status Word</i>	00 _H	D0 _H
SP	<i>Stack Pointer</i>	07 _H	81 _H
DPTR	<i>Data Pointer 2 Byte</i>		
DPL	<i>Bit rendah</i>	0000 _H	82 _H
DPH	<i>Bit Tinggi</i>	0000 _H	83 _H
P0	<i>Port 0</i>	0FF _H	80 _H
P1	<i>Port 1</i>	0FF _H	90 _H
P2	<i>Port 2</i>	0FF _H	A0 _H
P3	<i>Port 3</i>	0FF _H	B0 _H
IP	<i>Interrupt Priority Control</i>	XXX00000 _B	D8 _H
IE	<i>Interrupt Enable Control</i>	0XX00000 _B	A8 _H
TMOD	<i>Timer/Counter Mode Control</i>	00 _H	89 _H
TCON	<i>Timer/Counter Control</i>	00 _H	88 _H
TH0	<i>Timer/Counter 0 High Control</i>	00 _H	8C _H
TL0	<i>Timer/Counter 0 Low Control</i>	00 _H	8A _H
TH1	<i>Timer/Counter 1 High Control</i>	00 _H	8D _H
TL1	<i>Timer/Counter 1 Low Control</i>	00 _H	8B _H
SCON	<i>Serial Control</i>	00 _H	98 _H
SBUF	<i>Serial Data Buffer</i>	<i>Independen</i>	99 _H
PCON	<i>Power Control</i>		87 _H

Beberapa macam *register* fungsi khusus yang sering digunakan adalah sebagai berikut ini :

- *Accumulator* (ACC) merupakan *register* untuk penambahan dan pengurangan. Perintah *mnemonic* untuk mengakses akumulator disederhanakan sebagai A.
- *Register B* merupakan *register* khusus yang berfungsi melayani operasi perkalian dan pembagian.
- *Program Status Word* (PSW) yang terletak pada alamat D011 terdiri dari beberapa *bit* status yang menggambarkan kejadian di akumulator sebelumnya. Yaitu *carry bit*, *auxiliary carry*, dua *bit* pemilih bank, bendera *overflow*, *parity bit*, dan dua bendera yang dapat didefinisikan sendiri oleh pemakai. Keterangannya sebagai berikut :

- *Flag Carry*

Flag Carry (terletak pada alamat D7H) mempunyai fungsi sebagai pendeteksi terjadinya kelebihan pada operasi penjumlahan atau terjadi pinjam (*borrow*) pada operasi pengurangan. Misalnya jika data pada *accumulator* adalah FFH dan dijumlahkan dengan bilangan satu atau lebih, akan terjadi kelebihan dan membuat *carry* menjadi *set*, sedangkan jika data pada *accumulator* adalah 00H dan dikurangkan dengan bilangan satu atau lebih, akan terjadi pemimjaman dan membuat *carry* juga menjadi *set*.

- *Flag Auxiliary Carry*

Flag Auxiliary Carry akan selalu *set* pada saat proses penjumlahan terjadi *carry* dari *bit* ketiga hingga *bit* keempat.

- *Flag 0*
Flag 0 digunakan untuk tujuan umum bergantung pada kebutuhan pemakai.
 - *Bit Pemilih Register Bank*
Register Bank Select Bits (RS0 dan RS1) atau *Bit Pemilih Register Bank* digunakan untuk menentukan lokasi dari *Register Bank* (R0 hingga R7) pada memori. RS0 dan RS1 selalu bernilai nol setiap kali sistem *direset* sehingga lokasi dari R0 hingga R7 akan berada di alamat 00H hingga 07H.
 - *Flag Overflow*
Flag Overflow akan diset jika pada operasi aritmatik menghasilkan bilangan yang lebih besar dari pada 128 atau lebih kecil dari -128.
 - *Bit Pariti*
Bit Pariti akan diset jika jumlah bit 1 dalam *accumulator* adalah ganjil dan akan *clear* jika jumlah bit 1 dalam *accumulator* genap. Jika data dalam *accumulator* adalah 10101110b atau AEH pariti akan diset. Data AEH mempunyai lima bit yang berkondisi 1 atau dapat disebut mempunyai bit 1 dalam jumlah yang ganjil. *Bit* pariti ini digunakan untuk proses yang berhubungan dengan serial *port* yaitu sebagai *Checksum*.
 - *Stack Pointer (SP)* merupakan *register* 8 bit yang dapat diletakkan di alamat manapun pada RAM *internal*. Isi *register* ini ditambah sebelum data disimpan, selama instruksi PUSH dan CALL. Pada saat *reset*, *register*
-

SP diinisialisasi pada alamat 07_H, sehingga *stack* akan dimulai pada lokasi 08_H.

- *Data Pointer* (DPTR) terdiri dari dua *register*, yaitu untuk *byte* tinggi (*Data Pointer High*, DPH) dan *byte* rendah (*Data Pointer Low*, DPL) yang berfungsi untuk pengalamatan alamat 16 *bit*.
 - *Port* 0 sampai *Port* 3 merupakan *register* yang berfungsi untuk membaca dan mengeluarkan data pada *port* 0, 1, 2, 3. Masing-masing *register* ini dapat dialamati per-*byte* maupun per-*bit*.
 - *Serial data buffer* (SBUF) merupakan dua *register* yang terpisah, *register buffer* pengirim dan sebuah *register buffer* penerima. Meletakkan data pada SBUF berarti meletakkan pada *buffer* pengirim yang akan mengirimkan data melalui transmisi serial. Membaca data SBUF berarti menerima data dari *buffer* penerima
 - *Control Register* terdiri dari *register* yang mempunyai fungsi kontrol. Untuk mengontrol sistem *interupsi*, terdapat dua *register* khusus, yaitu *register* IP (*Interrupt Priority*) dan *register* IE (*Interrupt Enable*). Untuk mengontrol pelayanan *timer/counter* terdapat *register* khusus, yaitu *register* TCON (*timer/counter control*) serta pelayanan *port* serial menggunakan *register* SCON (*Serial Port Control*).
 - *Register Timer*
AT89S51 mempunyai dua buah 16 *bit* *Timer/Counter*, yaitu *Timer* 0 dan *Timer* 1. *Timer* 0 terletak pada alamat 8AH untuk TL0 dan 8CH untuk TH0 dan *Timer* 1 terletak pada alamat 8BH untuk TL1 dan 8DH untuk TH1.
-

➤ *Register Interupt*

89S51 mempunyai lima buah interupsi dengan sua level prioritas *interupsi*. *Interupsi* akan selalu *non* aktif setiap kali sistem di-*reset*. *Register-register* yang berhubungan dengan *interupt* adalah *Interupt Enable Register (IE)* atau *Register Pengaktif Interupsi* pada alamat A8H untuk mengatur keaktifan tiap-tiap *interupt* dan *Interupt Priority Register (IP)* atau *Register Prioritas Interupsi* pada alamat B8H.

➤ *Register Port Serial*

AT89S51 mempunyai sebuah *on chip serial port* (*serial port* dalam keping) yang dapat digunakan untuk berkomunikasi dengan peralatan lain yang menggunakan *serial port* juga seperti modem, *shift register* dan lain-lain. *Buffer (Penyangga)* untuk proses pengiriman maupun pengambilan data terletak pada *register SBUF*, yaitu pada alamat 99H. Sedangkan untuk mengatur mode serial dapat dilakukan dengan mengubah isi dari *SCON* yang terletak pada alamat 98H.

3. **Flash PEROM**

AT89S51 memiliki 4Kb *Flash PEROM (Programmable and Erassable Read Only Memori)*, yaitu ROM yang dapat ditulis ulang atau dihapus menggunakan sebuah perangkat programmer hingga 1000 kali. Program yang ada pada *Flash PEROM* akan dijalankan jika pada saat sistem di-*reset*, pin EA/VP berlogika satu sehingga mikrokontroller aktif berdasarkan program yang ada pada *flash PEROM*nya. Namun jika EA/VP berlogika nol, mikrokontroller aktif berdasarkan program yang berada pada memori *external*.

2.3.4. Mode Pengalamatan.

Mode pengalamatan yang digunakan pada AT89S51 adalah sebagai berikut:

- a) Mode pengalamatan segera (*immediate addressing mode*).

Cara ini menggunakan konstanta, misalnya: **MOV A, #20H**. Data konstanta merupakan data yang menyatu dengan *instruksi*, contoh *instruksi* tersebut diatas mempunyai arti bahwa data konstantanya yaitu 20H, (sebagai data konstanta harus diawali dengan '#') disalin ke akumulator A.

- b) Mode pengalamatan langsung (*direct addressing mode*).

Cara ini dipakai untuk menunjuk data yang berada di suatu lokasi memori dengan cara menyebut lokasi (alamat) memori tempat data tersebut berada, misalnya: **MOV A, 30H**. *Instruksi* ini mempunyai arti bahwa data yang berada di dalam memori dengan lokasi 30h disalin ke akumulator. Bedanya dengan pengalamatan segera yaitu jika pada pengalamatan segera menggunakan tanda '#' yang menandai 20H sebagai data konstan, sedangkan pada *instruksi* ini tidak menggunakan '#' sehingga 30H diartikan sebagai suatu lokasi memori.

- c) Mode pengalamatan tidak langsung (*indirect addressing mode*).

Cara ini dipakai untuk mengakses data yang berada di dalam memori, tetapi lokasi memori tidak disebut secara langsung tapi di-'titip'-kan ke *register* lain, misalnya: **MOV A, @R0**. R0 adalah *register* serba guna yang dipakai untuk menyimpan lokasi memori, sehingga *instruksi* ini mempunyai arti memori yang alamat lokasinya tersimpan

dalam R0 isinya disalin ke akumulator A. Tanda '@' dipakai untuk menandai lokasi memori yang tersimpan di dalam R0. *Register* serba guna R0 berfungsi sebagai *register* penyimpanan alamat (*indirect address*), selain R0 *register* serba guna lainnya, R1 juga bisa dipakai sebagai *register* penampung alamat.

- d) Mode pengalamatan *register* (*register addressing mode*).

Misalnya: **MOV A, R5**, *instruksi* ini mempunyai arti bahwa data dalam *register* serba guna R5 disalin ke akumulator A. *Instruksi* ini menjadikan *register* serba guna R0 sampai R7 sebagai tempat penyimpanan data yang praktis dan kerjanya sangat cepat.

- e) Mode pengalamatan kode tidak langsung (*code indirect addressing mode*).


MCS51 mempunyai cara penyebutan data dalam memori program yang dilakukan secara tak langsung, misalnya: **MOVC A, @A+DPTR**. *Instruksi* MOV diganti dengan MOVC, tambahan huruf C tersebut dimaksud untuk membedakan bahwa *instruksi* ini digunakan untuk memori program (MOV tanpa huruf C artinya digunakan untuk memori data). Tanda '@' digunakan untuk menandai A+DPTR yang berfungsi untuk menyatakan lokasi memori yang isinya disalin ke akumulator A, dalam hal ini nilai yang tersimpan dalam DPTR (*Data Pointer Register-2 byte*) ditambah dengan nilai yang tersimpan dalam akumulator A (1 *byte*) sama dengan lokasi memori program yang diakses.

2.4 LCD (*Liquid Crystal Display*)

2.4.1 Konfigurasi LCD

Liquid Crystal Display adalah modul tampilan berkonsumsi daya yang relatif rendah dan terdapat sebuah kontroler CMOS didalamnya. Kontroler tersebut sebagai pembangkit karakter dari ROM/RAM dan *display* data RAM. Semua fungsi tampilan dikontrol oleh suatu *instruksi* dan modul LCD dapat dengan mudah untuk diinterfacekan dengan mikroprosesor/mikrokontroler. *Input* yang diperlukan untuk mengendalikan modul ini berupa bus data yang *termultipleks* dengan bus alamat dan 3 *bit* sinyal kontrol. Pengendali *dot matrik* LCD dilakukan secara *internal* pada modul LCD sendiri.

LCD merupakan suatu bentuk kristal cair yang akan beremulsi apabila dikenakan tegangan padanya. Tampilannya ini berupa *dot matrik* 5 x LCD sehingga jenis huruf yang dapat ditampilkan akan lebih banyak dan lebih baik resolusinya jika dibandingkan dengan 7 *segment*.



Gambar 2-4 Deskripsi pin pada LCD Tipe M1632

(Sumber : LCD Manual Book)

LCD tipe M1632 memiliki ciri-ciri sebagai berikut :

- LCD ini terdiri dari 32 karakter dengan 2 baris masing-masing 16 karakter dengan *display dot matrik 5 x 7*
 - Karakter generator ROM dengan 192 tipe karakter
 - Karakter generator RAM dengan 8 tipe karakter
 - 80 x 8 display data RAM
 - Dapat diinterfacekan ke MPU 8 atau 4
 - Dilengkapi fungsi tambahan : *display clear, cursor home, display ON/OFF, cursor ON/OFF, display character blink, cursor shift, dan display shift.*
 - *Internal Data*
 - *Internal Otomatis, reset pada saat power ON*
 - +5 volt PSU Tunggal
-

Tabel 2-4. Konfigurasi Pin-pin LCD

NO	SYMBOL	LEVEL	FUNCTION
1	Vss	-	0 Ground
2	Vcc	-	5 V + 10%
3	Vee	-	LCD Drive
4	RS	H/L	H : Data Input L : Instruksi Input
5	R/W	H/L	H : Read L : Write
6	E	H/L	Enable Signal
7-14	DB0-DB7	H/L	Data Bus
15	Light LCD	-	Menyalakan lampu LCD dengan arus max 112 mA dan V = +4,1V
16	Light LCD	-	Ground

(Sumber : LCD Manual Book)

2.4.2 Instruksi Operasi Dasar

2.4.2.1 Register

Kontroler dari LCD mempunyai dua buah *register 8 bit* yaitu *register instruksi* (IR) dan *register data* (RD). IR menyimpan *instruksi* seperti *display clear*, *cursor shift* dan *display data* (DD RAM) serta *character generator* (CG RAM). DR menyimpan data untuk ditulis di DD RAM atau CG RAM atau

membaca data dari DD RAM atau CG RAM. Ketika data ditulis ke DD RAM atau CG RAM maka DR akan secara otomatis menulis data ke DD RAM atau CG RAM dan data pada DD RAM atau CG RAM hendak dibaca maka alamat data ditulis pada IR sedangkan data alamat dimasukkan melalui DR dan mikroprosesor membaca data dari DR.

Tabel 2-5. Tabel Register Seleksi

RS	R/W	OPERASI
0	0	Seleksi IR, IR <i>Write Display Clear</i>
0	0	<i>Busy Flag (DB7) @counter (DB0-DB7) Read</i>
1	0	Seleksi DR, DR <i>Write</i>
1	1	Seleksi DR, DR <i>Read</i>

(Sumber : LCD Manual Book)

2.4.2.2 Busy Flag

Busy Flag menunjukkan bahwa modul siap untuk menerima *instruksi* selanjutnya. Sebagaimana yang terlihat pada tabel *register* seleksi sinyal akan melalui DB7. Jika RS = 0 dan R/W = 1. Jika bernilai 1 maka modul sedang melakukan kerja *internal* dan *intruksi* tidak dapat diterima. Sehingga status dari *flag* ini harus diperiksa sebelum melaksanakan *instruksi* selanjutnya.

2.4.2.3 Address Counter

AC menunjukkan lokasi memori dalam modul LCD. Pemilihan lokasi alamat itu diberikan lewat *register instruksi* (IR). Ketika data ada pada A, maka AC secara otomatis menaikkan atau menurunkan alamat tergantung dari *Entry Mode Set*.

2.4.2.4 Display Data RAM (DD RAM)

Pada LCD masing-masing *line* mempunyai *range* alamat tersendiri. Alamat ini diekspresikan dengan bilangan *Hexadecimal*. Untuk itu 1 *range* alamat berkisar 00H-0FH sedangkan untuk *line 2 range* alamat berkisar antara 40H-4FH.

2.4.2.5 Character Generator ROM (CG ROM)

CG ROM mempunyai tipe *dot matrik* 5 x 7 dan data pada LCD telah tersedia ROM sebagai pembangkit *Character* dalam kode ASCII.

2.4.2.6 Character Generator RAM (CG RAM)

CG RAM digunakan untuk pembuatan karakter tersendiri melalui program.

Tabel 2-6. Fungsi Terminal Pada LCD


Nama <i>Signal</i>	Jml Term	I/O	Tujuan	Fungsi
DB0-DB3	4	I/O	MPU	Sebagai lalu lintas data dan <i>instruksi</i> ke atau dari MPU <i>Low Byte</i>
DB4-DB7	4	I/O	MPU	Sebagai lalu lintas data atau <i>intruksi</i> 2 arah <i>upper byte</i> . DB7 sebagai <i>busy flag</i>
E	1	I	MPU	Sinyal Start (<i>read/write</i>)
R/W	1	I	MPU	Seleksi Sinyal <i>0 = write</i> <i>1 = read</i>
RS	1	I	MPU	Seleksi Register
VLS	1	-	PS	<i>0 = instruksi reg (wr)</i> <i>Busy flag addr counter (rd)</i> <i>1 = data reg (wr dan rd)</i>
7	1	-	PS	Mengatur Tampilan LCD
Vss	1	-	PS	+5 volt

(Sumber : LCD Manual Data Book)

2.5 Keypad

Untuk mempermudah penggunaan mikrokontroler sebagai alat pemroses, maka diperlukan sarana yang dapat menjadi penghubung antara pengguna dan alat kontrol, yaitu sebagai sarana *input* data yang nantinya akan diolah oleh mikrokontroler.


Peralatan *input* data yang dapat menunjang mikrokontroler adalah beberapa saklar tekan yang menyatakan angka dan karakter yang disusun berbentuk matrik 3 kolom dan 2 baris, terdiri dari tombol bass, treble, dan volume. Adapun skema rangkaian *keypad* ditunjukkan pada gambar berikut ini :



Gambar 2-5 Rangkaian Keypad

2.6. TDA 8424

TDA8424 adalah merupakan sirkuit suara stereo *monolitik bipolar terintegrasi* dengan fasilitas sebuah *kanal loudspeaker*, yang secara digital dikendalikan melalui I^2C -bus untuk aplikasi pada audio hi-fi dan suara televisi.. Adapun blok diagram dari TDA 8424 adalah sebagai berikut :




Gambar 2-6 Diagram Blok TDA 8424

Sumber : *Data Sheet* TDA 8424, halaman 3

2.6.1 Konfigurasi Pin TDA 8424

TDA 8424 terdiri dari 20 pin dengan konfigurasi sebagai berikut :



Gambar 2-7. IC TDA 8424

Sumber : Data Sheet TDA 8424, halaman 4

Tabel 2-7. Gambaran dari pin IC TDA 8424

SYMBOL	PIN	DESCRIPTION
IN L	1	left channel input
V _{GAP}	2	decoupling capacitor
IN R	3	right channel input
V _{CC}	4	positive supply voltage
AGND	5	analog ground
BASS R	6	right channel bass control
BASS R	7	right channel bass control
TREBLE R	8	right channel treble control
OUT R	9	right channel output
DGND	10	digital ground
SDA	11	serial data input/output
SCL	12	serial clock input
OUT L	13	left channel output
TREBLE L	14	left channel treble control
BASS L	15	left channel bass control
BASS L	16	left channel bass control
n.c.	17	not connected
n.c.	18	not connected
n.c.	19	not connected
n.c.	20	not connected

Sumber : Data Sheet TDA 8424, halaman 4

2.6.2 URAIAN FUNGSIONAL

❖ Mode Pemilih

Mode pemilih berfungsi untuk memilih antara suara stereo, suara A dan suara B (dalam suatu transmisi *bilingual*) untuk *out R* dan *out L*.

❖ Pengaturan Volume dan Keseimbangan (Balance)

Pengaturan volume terdiri dari dua tahapan (kiri dan kanan). Pada masing-masing tahapan keluaran yang dihasilkan dapat disesuaikan antara +6 dB dan -6dB dengan langkah sebesar 2 dB. Adanya suatu langkah tambahan

akan mampu memberikan peredaman sebesar ≥ 80 dB. Kedua bagian tersebut dapat dikontrol secara mandiri pada semua rentang tingkatan, sehingga dimungkinkan untuk mengatur *balance* dengan mengendalikan volume pada bagian *kanal output* kiri dan kanan.

Tabel 2-8 Pengaturan Volume

2 dB/STEP (dB)	V - 5	V - 4	V - 3	V - 2	V - 1	V - 0
6	1	1	1	1	1	1
4	1	1	1	1	1	0
2	1	1	1	1	0	1
0	1	1	1	1	0	0
-2	1	1	1	0	1	1
-4	1	1	1	0	1	0
-6	1	1	1	0	0	1
-8	1	1	1	0	0	0
-10	1	1	0	1	1	1
-20	1	1	0	0	1	0
-30	1	0	1	1	0	1
-40	1	0	1	0	0	0
-50	1	0	0	0	1	1
-60	0	1	1	1	1	0
-62	0	1	1	1	0	1
-64	0	1	1	1	0	0
-80	0	1	1	0	1	1

Sumber : Data Sheet TDA 8424, halaman 7

❖ **Mode stereo, stereo *spasial* dan mono buatan**

Dimungkinkan bagi kita untuk memilih tiga buah mode: stereo, stereo *spasial* atau mono buatan. Stereo *spasial* bertugas menangani transmisi stereo dan mono buatan bisa digunakan pada terjadinya sinyal stereo.

❖ **Pengaturan bass**

Pengaturan bass dapat diubah dari 15 dB sampai dengan peredaman sebesar 12 dB untuk frekuensi rendah pada langkah sebesar 3 dB.

Tabel 2-9 Pengaturan Bass

Δ dB/STEP (dB)	BA3	BA2	BA1	BA0
15	1	0	1	1
12	1	0	1	0
9	1	0	0	1
6	1	0	0	0
3	0	1	1	1
0	0	1	1	0
-3	0	1	0	1
-6	0	1	0	0
-9	0	0	1	1
-12	0	0	1	0

Sumber : Data Sheet TDA 8424, halaman 8

❖ **Pengaturan Trebel**

Tahapan pengaturan treble dapat disesuaikan dari +12 dB sampai dengan -12 dB pada langkah sebesar 3 dB.

Tabel 2-10 Pengaturan Treble

3 dB/STEP (dB)	TR3	TR2	TR1	TR0
12	1	0	1	0
9	1	0	0	1
6	1	0	0	0
3	0	1	1	1
0	0	1	1	0
-3	0	1	0	1
-6	0	1	0	0
-9	0	0	1	1
-12	0	0	1	0

Sumber : Data Sheet TDA 8424, halaman 8


❖ *Power Supply dan Bias*

Sirkuit *reset power on* pada *chip* mengatur besaran *mute* yang aktif, di mana hal ini akan mengaktifkan *mute* pada kedua bagian penguat treble. Proses pengaktifan *mute* ini dapat di-*switch* dengan cara mentransmisikan besaran *mute* tersebut.

❖ *I²C-bus receiver dan penanganan data*

Spesifikasi Bus

TDA8424 dikendalikan melalui *I²C-bus* dua kabel oleh mikrokontroler. Kedua kabel tersebut (*SDA* – data serial, *SCL* – *clock* serial) membawa informasi diantara alat-alat yang terhubung pada bus. Baik *SDA* maupun *SCL* adalah merupakan jalur dua arah yang menghubungkan pada arus listrik *power supply* melalui sebuah resistor *pull-up*.




Gambar 2-8. Waktu yang dibutuhkan pada jalur I2C

Sumber : Data Sheet TDA 8424, halaman 13

Ketika bus pada kondisi bebas, maka kedua jalur tersebut *high*. Data pada jalur SDA haruslah tetap stabil ketika pada periode *clock* yang *high*. Keadaan *high* atau *low* jalur data hanya bisa diubah ketika *clock* pada SCL menunjukkan *low*. Waktu pengaturan dan waktu tertahan dapat ditentukan pada *SC characteristic*. *High* sampai *low*-nya transisi jalur SDA ketika SCL sedang *high* ditentukan sebagai suatu kondisi *start*. *Low* sampai *high*-nya transisi jalur SDA ketika SCL sedang *high* ditentukan sebagai suatu kondisi *stop*. *Receiver* bus akan *direset* ketika terjadi penerimaan suatu kondisi *start*. Bus tersebut akan dianggap sibuk setelah terjadinya proses kondisi *start*. Bus tersebut akan dianggap bebas lagi ketika terjadi kondisi *stop*.

❖ Lokasi Modul

Pentransmisi data ke TDA8424 dimulai dengan lokasi modul MAD.



Gambar 2-9. Lokasi Modul Dari IC TDA 8424

Sumber : Data Sheet TDA 8424, halaman 5

❖ Sub lokasi

Setelah modul menentukan lokasi *byte*, maka digunakan *byte* kedua untuk menentukan fungsi-fungsi sebagai berikut:

- Fungsi volume kiri, volume kanan, bass, treble, dan fungsi *switch*.


Sub lokasi SAD disimpan dalam TDA8424.

Tabel 2-11 Pengkodean *byte* kedua setelah lokasi modul MAD

Sumber : Data Sheet TDA 8424, halaman 6

	128	64	32	16	8	4	2	1
	MSB							LSB
FUNCTION	7	6	5	4	3	2	1	0
Volume left	0	0	0	0	0	0	0	0
Volume right	0	0	0	0	0	0	0	1
Bass	0	0	0	0	0	0	1	0
Treble	0	0	0	0	0	0	1	1
	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0
Switch functions	0	0	0	0	1	0	0	0
subaddress SAD								

Fitur peningkatan secara otomatis dari alamat *slave* memungkinkan terjadinya sebuah pengenalan *receiver slave* yang cepat dalam satu transmisi oleh I²C-bus kontroler.



Gambar 2-10. Fitur peningkatan secara otomatis dari alamat *slave*

Sumber : Data Sheet TDA 8424, halaman 9

BAB III


PERENCANAAN DAN PEMBUATAN ALAT

3.1. Pendahuluan

Bab ini membahas tentang perencanaan dan pembuatan tone control digital yang berbasis TDA 8424 dan mikrokontroler AT89S51. Perencanaan ini meliputi spesifikasi alat, perencanaan blok-blok rangkaian penyusun sistem dan perencanaan perangkat lunak yang mengintegrasikan kerja seluruh sistem. Perencanaan ini dibuat tahap demi tahap sesuai dengan diagram blok dibawah ini.

3.1.1. Diagram Blok Rangkaian

Dalam perencanaan dan pembuatan tone control digital dengan menggunakan TDA 8424 dan mikrokontroler AT89S51 ini, dalam rancangan suatu rancangannya ada beberapa hal yang perlu diperhatikan yaitu tentang perencanaan sistem kerja rangkaian dari masing-masing bagian yang mempunyai fungsi yang diinginkan :



Gambar 3-1. Blok Diagram Tune Control Digital

Keterangan Blok Diagram :**➤ LCD**

Sebagai unit keluaran dari mikrocontroller (Media penampil dalam bentuk matrik titik).

➤ Mikrokontroler AT89S51

Rangkaian mikrokontroler AT89S51 berfungsi sebagai pengolah data.

➤ KEYPAD

Untuk memasukkan karakter pada tiga buah tombol bass, treble, dan volume.

➤ TDA 8424

Untuk mengeset parameter pada volume, treble dan bass.

3.1.2. Prinsip kerja

Keypad tersebut difungsikan untuk memasukkan karakter angka pada volume, treble dan bass. Dengan kontrol sistem alat menggunakan mikrokontroler AT 89S51 karakter angka masukan dari *keypad* di set melalui TDA 8424 sebagai parameter pada volume, treble dan bass. Hasil masukan karakter angka tersebut ditampilkan oleh LCD.

3.2. Perencanaan *Hardware*


Dalam perencanaan ini rancangan *hardware* yang dibuat tujuannya adalah untuk mendukung dan memberikan kemudahan proses kerja pada rancangan *software* agar nantinya dapat sesuai dengan kondisi yang diinginkan. Sedangkan perancangan *hardware* ini dibagi menjadi empat bagian :

- Mikrokontroler AT89S51
- LCD
- *Keypad*
- TDA 8424

3.2.1. Mikrokontroler AT89S51

AT89S51 adalah mikrokontroler keluaran Atmel dengan 4K *byte Flash PEROM (Programmable and Erasable Read Only Memory)*, AT89S51 merupakan memori dengan teknologi *nonvolatile* memori, artinya isi memori tersebut dapat diisi ulang ataupun dihapus berulang kali.

Memori ini biasa digunakan untuk menyimpan *instruksi* (perintah) berstandar *MCS-51 code* sehingga memungkinkan mikrokontroler ini untuk bekerja dalam mode *Single Chip Operation* (Operasi Keping Tunggal) yang tidak memerlukan *Eksternal Memori* (Memori Luar) untuk menyimpan *source code* tersebut. Ini berarti hanya dengan sebuah mikrokontroler AT89S51 sudah dapat mengontrol keseluruhan sistem kerja tanpa perlu dibantu dengan peralatan *eksternal* lainnya. *Port-port* yang digunakan dalam skripsi ini adalah :



Gambar 3-2. Rangkaian Mikrokontroler AT89S51

Pada perancangan alat ini mikrokontroler menggunakan *clock* sebesar 12Mhz. Mikrokontroler juga memiliki *internal clock* generator yang berfungsi sebagai sumber *clock*, tetapi masih memerlukan rangkaian tambahan untuk membangkitkan *clock* yang dibutuhkan oleh mikrokontroler.

Rangkaian *external* ini terdiri dari dua buah kapasitor dan sebuah kristal dengan ketentuan yang disesuaikan dalam data *sheet*, yaitu :

$$C2 \text{ dan } C3 = 30\text{pF}$$


$$X_{\text{crystal}} = 12\text{Mhz.}$$

3.2.2. LCD

Dalam aplikasi ini menggunakan sebuah layar LCD (*Liquid Crystal Display*) yaitu jenis M1632 yang merupakan LCD dua baris dengan setiap barisnya terdiri atas 16 karakter. Masukan yang diperlukan untuk mengendalikan

modul ini berupa bus data yang masih ter-*multiplex* dengan bus alamat. Sementara pengendalian *dot matrik* LCD dilakukan secara *internal* oleh kontroler yang sudah terpasang pada modul LCD.


Rangkaian *display* ditunjukkan dalam Gambar 3-3. Saluran data D_0-D_7 dihubungkan pada pin *shift register*. Sedangkan RS dan EN dihubungkan pada *port* 1.0 dan *port* 1.1 mikrokontroler AT89S51.



Gambar 3-3. Rangkaian LCD 16 X 2

3.2.3. KEYPAD Matrik


Rangkaian *keypad* dalam perancangan menggunakan jenis *keypad matrik*. Dari kombinasi tersebut menghasilkan 3 tombol yaitu tombol untuk mengatur frekuensi *up* dan *down* pada volume, frekuensi *up* dan *down* pada treble dan frekuensi *up* dan *down* pada bass seperti ditunjukkan pada gambar di bawah ini :



Gambar 3-4. Rangkaian Keypad Matrik

3.2.4. TDA 8424

Rangkaian TDA 8424 dalam perancangan ini menggunakan 2 buah jalur untuk berkomunikasi dengan mikrokontroller. Dua buah jalur itu adalah SDA (Serial Data) dan SCL (Serial Clock). SCL dan SDA dihubungkan pada *port* 2.0 dan *port* 2.1 mikrokontroller AT89S51.




Gambar 3-5. Rangkaian TDA 8424

3.3. Perencanaan Perangkat Lunak (*Software*)

Perencanaan Perangkat Lunak (*software*) diperlukan untuk menjalankan sistem sesuai yang kita harapkan. Untuk pemakaian mikrokontroller, perlu direncanakan perangkat lunak yang dapat mengatur sistem tersebut. Perangkat lunak disini adalah susunan perintah-perintah (program) di dalam memori yang harus dilaksanakan oleh mikrokontroller.

Memori merupakan fasilitas utama karena disinilah disimpan perintah-perintah yang harus dikerjakan. Memori disini dapat dibedakan menurut fungsinya menjadi memori program dan memori data. Menurut letaknya memori dapat dibedakan menjadi memori dalam dan memori luar. Memori luar diberikan bila memori di dalam mikrokontroller tidak mencukupi untuk menampung semua program dan data. Perencanaan perangkat lunak (*software*) didasarkan perancangan perangkat keras yang telah dibuat sebelumnya. Untuk mendapatkan sistem kerja yang diharapkan, *software* dari alat ini terdapat di bagian lampiran dan diagram alir (*Flowchart*) dari alat tone control digital ini adalah sebagai berikut:

3.3.1. Flowchart Sistem Keseluruhan



BAB IV PENGUJIAN ALAT

4. Umum

Pada bab ini membahas tentang pengujian alat yang telah dibuat. Secara umum pengujian ini bertujuan untuk mengetahui apakah alat dapat bekerja sesuai dengan spesifikasi perencanaan yang telah ditetapkan. Pengujian dilakukan dengan cara menguji sistem yang dibuat secara per blok. Dengan demikian dapat diketahui kepresisian kerja dari alat yang direncanakan dan dibuat. Secara umum tujuan dari pengujian alat tersebut adalah sebagai berikut :

1. Mengetahui proses kerja dari masing-masing rangkaian.
2. Memudahkan pendataan spesifikasi alat.
3. Mengetahui hasil dari suatu perencanaan yang telah dibuat.
4. Memudahkan perawatan dan perbaikan apabila sewaktu waktu terjadi kerusakan.

4.1. Pengujian LCD

4.1.1. Tujuan Pengujian LCD


Untuk mengetahui kemampuan rangkaian tampilan yang sudah dibuat apakah dapat mendukung sistem yang direncanakan untuk menampilkan data pada *LCD*.

4.1.2. Peralatan yang digunakan

1. *Personal Computer*.
 1. Minimum sistem mikrokontroler AT89S51
 2. Catu daya 5V DC.
-

4.1.3. Prosedur Pengujian

1. Merangkai peralatan seperti dalam Gambar 4 - 1.



Gambar 4 - 1


Rangkaian Pengujian LCD

2. Membuat program yang digunakan dalam pengujian LCD ini merupakan program yang menampilkan Judul Alat, Nama dan NIM pada LCD. Sebagian program yang dibuat adalah sebagai berikut :

```
//===== inialisasi LCD =====
delay(50000);
LCD_data(0,0x3F); LCD_data(0,0x0D); LCD_data(0,0x06);
LCD_data(0,0x01); LCD_data(0,0x0C);
//===== Tampilkan judul alat =====
Tulis_LCD(0x80," TUGAS AKHIR ");
Tulis_LCD(0xC0," TONE CONTROL ");
```


```
delay(100000);  
Tulis_LCD(0x80,"NUGROHO HENDRA");  
Tulis_LCD(0xC0," ITN - 0217166 ");  
delay(100000);  
InitMemory();  
  
while (awal) baca_tombol();  
Tulis_LCD(0x80,"BASS TREBLE VOL");  
Tulis_LCD(0xC0," 00 00 00");  
  
while(1) baca_tombol();  
}
```

Dari hasil pengujian didapatkan bahwa rangkaian LCD dapat menampilkan karakter-karakter, sesuai dengan data yang dikirimkan oleh EPROM *Emulator*. Tampilan penampil kristal cair terdiri atas 2 baris yang masing-masing mempunyai 16 karakter.



Gambar 4 – 2
Hasil Pengujian LCD


4.2. Pengujian Respon Frekuensi



Gambar 4 – 3

Diagram Blok Pengujian Respon Frekuensi


Dalam pengujian ini menggunakan program bantu RMAA (*Right Mark Audio Analyzer*). Hal ini dilakukan untuk mengetahui respon frekuensi pada alat yang telah di buat. Berikut ini merupakan tampilan respon frekuensi dari hasil pengujian :



Flat, Bass = 0db, Treble=0dB

Gambar 4 -- 4


Hasil Pengujian Respon Frekuensi pada saat *Flat*



Bass Cut, Bass=-12dB, Treble=0dB

Gambar 4 – 5


Hasil Pengujian Respon Frekuensi pada saat *Bass Cut*



Bass Boost , Bass=+15dB, Treble=0dB

Gambar 4 – 6


Hasil Pengujian Respon Frekuensi pada saat *Bass Boost*



Treble Cut, Bass=0dB, Treble=-12dB

Gambar 4 – 7


Hasil Pengujian Respon Frekuensi pada saat *Treble Cut*



Treble Boost, Bass=0dB, Treble=+12dB

Gambar 4 – 8


Hasil Pengujian Respon Frekuensi pada saat *Treble Boost*



Bass Cut, Treble Cut

Gambar 4 – 9

Hasil Pengujian Respon Frekuensi pada saat *Bass cut* dan *Treble Cut*



Bass Boost, Treble Boost

Gambar 4 – 10


Hasil Pengujian Respon Frekuensi pada saat *Bass Boost* dan *Treble Boost*

4.3. Pengujian Secara Manual Menggunakan *Oscilloscope* dan *Fungtion Generator* Generator



Gambar 4-11

Blok Diagram Pengujian



Gambar 4-12

Gambar Pengujian Alat

Setting audio generator pada : $F = 10 \text{ KHz}$.


Setting pada *osiloscope* pada : $V/\text{div} = 0,2 \text{ v/div}$

$T/\text{div} = 50 \text{ ms/div}$



Gambar 4-13

Hasil Pengukuran Treble Maksimum pada tampilan LCD



Gambar 4-14

Hasil Pengukuran Treble Maksimum pada tampilan *Osiloscope*

Setting audio generator pada : $F = 10 \text{ Khz}$.


Setting pada *osiloscope* pada : $V/\text{div} = 1 \text{ v/div}$

$T/\text{div} = 50 \text{ ms/div}$



Gambar 4-15

Hasil Pengukuran Treble Minimum pada tampilan LCD



Gambar 4-16

Hasil Pengukuran Treble Minimum pada tampilan *Osiloscope*

Setting audio generator pada : $F = 100\text{Hz}$.


Setting pada *osilloscope* pada : $V/\text{div} = 1 \text{ v/div}$

$T/\text{div} = 2 \text{ ms/div}$



Gambar 4-17

Hasil Pengukuran Bass Maximum pada tampilan LCD



Gambar 4-18

Hasil Pengukuran Bass Maximum pada tampilan *Osilloscope*

Setting audio generator pada : $F = 100 \text{ Hz}$.


Setting pada *osiloscope* pada : $V/\text{div} = 1 \text{ v/div}$

$T/\text{div} = 2 \text{ ms/div}$



Gambar 4-19

Hasil Pengukuran Bass Minimum pada tampilan LCD



Gambar 4-20

Hasil Pengukuran Bass Minimum pada tampilan *Osiloscope*

Setting audio generator pada : $F = 1 \text{ KHz}$.


Setting pada *osiloscope* pada : $V/\text{div} = 1 \text{ v/div}$

$T/\text{div} = 0,5 \text{ ms/div}$



Gambar 4-21

Hasil Pengukuran Treble dan Bass Maximum pada tampilan LCD



Gambar 4-22

Hasil Pengukuran Treble dan Bass Maximum pada tampilan *Osiloscope*

Setting audio generator pada : $F = 1 \text{ KHz}$.


Setting pada *osiloscope* pada : $V/\text{div} = 1 \text{ v/div}$

$T/\text{div} = 0,5 \text{ ms/div}$



Gambar 4-23

Hasil Pengukuran Treble dan Bass Minimum pada tampilan LCD



Gambar 4-24

Hasil Pengukuran Treble dan Bass Minimum pada tampilan *Osiloscope*

BAB V PENUTUP

Kesimpulan

Setelah melakukan perencanaan dan pembuatan serta pengujian alat tone control digital menggunakan TDA 8424 dan mikrokontroler 89S51 dapat disimpulkan sebagai berikut :

1. Dari pengujian respon frekuensi diperoleh batas frekuensi pada bass adalah 30 Hz – 500 Hz sedangkan untuk treble batas frekuensinya 2 KHz – 20 KHz.
2. Dari hasil pengujian alat diperoleh batas treble maksimal 12 dB, treble minimal -12 dB, bass maksimal 15 dB, bass minimal -12 dB.
3. Pada frekuensi di atas 10 KHz gelombang *output* tidak dapat ditampilkan pada *osilloscope*.

Saran

1. Dapat di kembangkan lagi dengan menggunakan IR remote
 2. Memungkinkan digabungkan menjadi sistem audio yang lebih komplek misalnya dengan menambah radio digital, audio *spektrum analyzer* dll
-

DAFTAR PUSTAKA

1. PutraE, Agfrianto, " Belajar mikrokontroller AT89S51/52/55 Teori dan Aplikasi " Gava Media, Yogyakarta 2002.
 2. Nalwan, Paulus A, 2003, Panduan Praktis Teknik Antarmuka dan Pemograman mikrokontroller AT89S51/52. Jakarta : PT. Gramedia.
 3. www.alldatasheet.com, Data Sheet TDA 8424
 4. www.alldatasheet.com, Data Sheet ATMEL AT 89S51
 5. www.electronics-tutorial.com
 6. ([http:// audio.rightmark.org](http://audio.rightmark.org))
-

```

#include <AT89X51.h>

#define READ 1
#define WRITE 0
#define VCSA 0x82 // TDA8424 slave address

sbit SCL = P3_3;
sbit SDA = P3_1;

unsigned char _i2c_error; // bit array of error types

void _I2CBitDly(void);
void _I2CSCLHigh(void);
void I2CSendAddr(unsigned char addr, unsigned char rd);
void I2CSendByte(unsigned char bt);
void I2CSendStop(void);

#define I2CGetByte() _I2CGetByte(0)
#define I2CGetLastByte() I2CGetByte(1)

void _I2CBitDly(void)
{
    unsigned char Dummy;
    Dummy = 1;
    return;
}

void _I2CSCLHigh(void) // set SCL high, and wait for it to go high
{
    register int err;
    SCL = 1;
    while (!SCL)
    {
        err++;
        if (!err)
        {
            _i2c_error &= 0x02; // SCL stuck, something's holding it down
            return;
        }
    }
}

void I2CSendAddr(unsigned char addr, unsigned char rd)
{
    SCL = 1;
    _I2CBitDly();
    SDA = 0; // generate start
    _I2CBitDly();
    SCL = 0;
    _I2CBitDly();
    I2CSendByte(addr+rd); // send address byte
}

void I2CSendByte(unsigned char bt)
{
    register unsigned char i;
    for (i=0; i<8; i++)
    {
        if (bt & 0x80) SDA = 1; // send each bit, MSB first
        else SDA = 0;
        _I2CSCLHigh();
    }
}

```

```
_I2CBitDly();
_SCL = 0;
_I2CBitDly();
bt = bt << 1;
}
SDA = 1;           // listen for ACK
_I2CSCLHigh();
_I2CBitDly();
if(SDA)
    _i2c_error &= 0x01;    // ack didn't happen, may be nothing out there
_SCL = 0;
_I2CBitDly();
}
```

```
void I2CSendStop(void)
```

```
{
    SDA = 0;
    _I2CBitDly();
    _I2CSCLHigh();
    _I2CBitDly();
    SDA = 1;
    _I2CBitDly();
}
```

```

#include <LCD.c>

#define ADD_CH1          0x00
#define ADD_CH2          0x01
#define ADD_BASS         0x02
#define ADD_TREBLE      0x03

#define VOL_MAX          0xFF
#define VOL_MIN          0xDB
#define VOL_AWAL         0xF6

#define BASS_MAX         0xFB
#define BASS_MIN         0xF2
#define BASS_AWAL        0xF7

#define TREBLE_MAX       0xFA
#define TREBLE_MIN       0xF2
#define TREBLE_AWAL      0xF4

sbit   vol_up           = P3_0;
sbit   vol_down         = P3_1;
sbit   bass_up          = P3_6;
sbit   bass_down        = P3_7;
sbit   treble_up        = P3_2;
sbit   treble_down      = P3_5;

unsigned char           VolCh1, VolCh2, Bass, Treble, awal=1;

void InitMemory() { VolCh1 = VOL_AWAL; VolCh2 = VOL_AWAL; Bass = BASS_AWAL; Treble = TREBLE_AWAL; }

void send_command (void)
{
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x00); I2CSendByte(VolCh1); // Volume L
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x01); I2CSendByte(VolCh2); // Volume R
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x02); I2CSendByte(Bass); // Bass
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x03); I2CSendByte(Treble); // Treble
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x04); I2CSendByte(0xFF);
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x05); I2CSendByte(0xFF);
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x06); I2CSendByte(0xFF);
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x07); I2CSendByte(0xFF);
    I2CSendAddr(VCSA, WRITE); I2CSendByte(0x08); I2CSendByte(0xCF);
    I2CSendStop();
}

void baca_tombol()

unsigned int bounce;

bounce=500;
if(!vol_up)
{
    while(bounce--) { if(vol_up) {goto _tombol1;}}
    if(VolCh2!=VOL_MAX)
    {VolCh2++; VolCh1 ++; LCD_data(0,0xCD); Tulis_LCD_Ratusan(VolCh2-219); send_command(); delay(10);awal=0;}
}
_tombol1:
bounce=500;
if(!vol_down)
{
    while(bounce--) { if(vol_down) {goto _tombol2;}}
}

```

```

        if(VolCh2!=VOL_MIN) {VolCh2--; VolCh1--; LCD_data(0,0xCD); Tulis_LCD_Ratusan(VolCh2-219);
send_command(); delay(10);awal=0;}
    }
    tombol2:
    bounc=500;
    if(!bass_up)
    {
        while(bounc--) { if(bass_up) {goto tombol3;}}
        if(Bass < BASS_MAX) { Bass++; LCD_data(0,0xC0); Tulis_LCD_BassTreble(Bass-242);
send_command(); delay(300); awal=0;}
    }
    _tombol3:
    bounc=500;
    if(!bass_down)
    {
        while(bounc--) { if(bass_down) {goto tombol4;}}
        if(Bass > BASS_MIN) { Bass--; LCD_data(0,0xC0); Tulis_LCD_BassTreble(Bass-242); send_command();
delay(300); awal=0;}
    }
    _tombol4:
    bounc=500;
    if(!treble_up)
    {
        while(bounc--) { if(treble_up) {goto tombol5;}}
        if(Treble < TREBLE_MAX) {Treble++; LCD_data(0,0xC6); Tulis_LCD_BassTreble(Treble-242);
send_command(); delay(300);awal=0;}
    }
    _tombol5:
    bounc=500;
    if(!treble_down)
    {
        while(bounc--) { if(treble_down) {goto _exit;}}
        if(Treble > TREBLE_MIN) {Treble--; LCD_data(0,0xC6); Tulis_LCD_BassTreble(Treble-242);
send_command(); delay(300);awal=0;}
    }
    _exit:
    {}
}

void main()
{
    //===== inialisasi LCD =====
    delay(50000);
    LCD_data(0,0x3F); LCD_data(0,0x0D); LCD_data(0,0x06);
    LCD_data(0,0x01); LCD_data(0,0x0C);
    //===== Tampilkan judul alat =====
    Tulis_LCD(0x80," TUGAS AKHIR ");
    Tulis_LCD(0xC0," TONE CONTROL ");
    delay(100000);
    Tulis_LCD(0x80,"NUGROHO HENDRA");
    Tulis_LCD(0xC0," ITN - 0217166 ");
    delay(100000);
    InitMemory();

    while (awal) baca_tombol();
    Tulis_LCD(0x80,"BASS TREBLE VOL");
    Tulis_LCD(0xC0," 00 00 00");

    while(1) baca_tombol();
}

```



```

#include <I2C.c>
#define      LCDData      P0

const unsigned char bass_level[] = "-12-09-06-03 00+03+06+09+12+15";

sbit LCD_RS = P1_0;
sbit  LCD_EN = P1_1;

void delay(long lama) { while(lama--); }

void LCD_data(char c,char dat)
{
    LCD_RS = c;
    LCDData=dat;
    LCD_EN = 1;
    LCD_EN = 0;
    delay(1000);
}

void Tulis_LCD(char a, char* dat)
{
    char i = 0;
    LCD_data(0,a);
    while(dat[i] != 0)
    {
        LCD_data(1,dat[i]); i++;
    }
}

void Tulis_LCD_Ratusan(unsigned int t)
{
//    LCD_data(1,((t / 100) | 0x30);
    LCD_data(1,((t % 100)/10) | 0x30);
    LCD_data(1,((t % 10) | 0x30);
}

void Tulis_LCD_BassTreble(unsigned int t)
{
    LCD_data(1,bass_level[t*3]);
    LCD_data(1,bass_level[t*3+1]);
    LCD_data(1,bass_level[t*3+2]);
}

```

DATA SHEET

TDA8424

Hi-Fi stereo audio processor;
I²C-bus

Product specification
File under Integrated Circuits, IC02

September 1992

Philips
Semiconductors



PHILIPS

Hi-Fi stereo audio processor; I²C-bus

TDA8424



FEATURES

- Mode selector
- Spatial stereo, stereo and forced mono switch
- Volume and balance control
- Bass, treble and mute control
- Power supply with power-on reset

GENERAL DESCRIPTION

The TDA8424 is monolithic bipolar integrated stereo sound circuit with a loudspeaker channel facility, digitally controlled via the I²C-bus for application in hi-fi audio and television sound.

QUICK REFERENCE DATA

SYMBOL	PARAMETER	MIN.	TYP.	MAX.	UNIT
V _{CC}	positive supply voltage (pin 4)	10.8	12.0	13.2	V
V _i	input signal handling	2	–	–	V
V _i	input sensitivity with full power at the output stage	–	300	–	mV
(S+N)/N	signal plus noise-to-noise ratio	–	86	–	dB
THD	total harmonic distortion	–	0.05	–	%
α _{cs}	channel separation	–	80	–	dB
G _{vol}	volume control range	–64	–	+6	dB
G _{tre}	treble control range	–12	–	+12	dB
G _{bass}	bass control range	–12	–	+15	dB

ORDERING INFORMATION

EXTENDED TYPE NUMBER	PACKAGE			
	PINS	PIN POSITION	MATERIAL	CODE
TDA8424	20	DIL	plastic	SOT146 ⁽¹⁾

Note

1. SOT146-1; 1996 December 3.

Hi-Fi stereo audio processor; I²C-bus

TDA8424





Fig.1 Block diagram.

Hi-Fi stereo audio processor; I²C-bus

TDA8424

PINNING



SYMBOL	PIN	DESCRIPTION
IN L	1	left channel input
V _{CAP}	2	decoupling capacitor
IN R	3	right channel input
V _{CC}	4	positive supply voltage
AGND	5	analog ground
BASS R	6	right channel bass control
BASS R	7	right channel bass control
TREBLE R	8	right channel treble control
OUT R	9	right channel output
DGND	10	digital ground
SDA	11	serial data input/output
SCL	12	serial clock input
OUT L	13	left channel output
TREBLE L	14	left channel treble control
BASS L	15	left channel bass control
BASS L	16	left channel bass control
n.c.	17	not connected
n.c.	18	not connected
n.c.	19	not connected
n.c.	20	not connected

Hi-Fi stereo audio processor; I²C-bus

TDA8424

FUNCTIONAL DESCRIPTION

Mode selector

The mode selector selects between stereo, sound A and sound B (in the event of bi-lingual transmission) for OUT R and OUT L.

Volume control and balance

The volume control consists of two stages (left and right). In each part the gain can be adjusted between +6 dB and -64 dB in steps of 2 dB. An additional step allows an attenuation of ≥ 80 dB. Both parts can be controlled independently over the whole range, which allows the balance to be varied by controlling the volume of left and right output channels.

Stereo, spatial stereo and forced mono mode

It is possible to select three modes: stereo, spatial stereo or forced mono. The spatial stereo mode handles stereo transmissions and the forced mono can be used in the event of stereo signals.

Bass control

The bass control can be switched from an emphasis of 15 dB to an attenuation of 12 dB for low frequencies in steps of 3 dB.

Treble control

The treble control stage can be switched from +12 dB to -12 dB in steps of 3 dB.

Bias and power supply

The TDA8424 includes a bias and power supply stage, which generates a voltage of $0.5 V_{CC}$ with a low output impedance and injector currents for the logic part.

Power-on reset

The on-chip power-on reset circuit sets the mute bit to active, which mutes both parts of the treble amplifier. The muting can be switched by transmission of the mute bit.

I²C-bus receiver and data handling

BUS SPECIFICATION

The TDA8424 is controlled via the 2-wire I²C-bus by a microcontroller.

The two wires (SDA - serial data, SCL - serial clock) carry information between the devices connected to the bus. Both SDA and SCL are bi-directional lines, connected to a

positive supply voltage via a pull-up resistor.

When the bus is free both lines are HIGH.

The data on the SDA line must be stable during the HIGH period of the clock. The HIGH or LOW state of the data line can only change when the clock on the SCL line is LOW. The set-up and hold times are specified in the AC CHARACTERISTICS.

A HIGH-to-LOW transition of the SDA line while SCL is HIGH is defined as a start condition.

A LOW-to-HIGH transition of the SDA line while SCL is HIGH is defined as a stop condition.

The bus receiver will be reset by the reception of a start condition. The bus is considered to be busy after the start condition.

The bus is considered free again after a stop condition.

Module address

Data transmission to the TDA8424 starts with the module address MAD.




Fig.3 TDA8424 module address.

Subaddress

After the module address byte a second byte is used to select the following functions:

- Volume left, volume right, bass, treble and switch functions

The subaddress SAD is stored within the TDA8424. Table 1 defines the coding of the second byte after the module address MAD.

The automatic increment feature of the slave address enables a quick slave receiver initialization, within one transmission, by the I²C-bus controller (see Fig.5).

Hi-Fi stereo audio processor; I²C-bus

TDA8424

Table 1 Second byte after module address MAD

FUNCTION	128	64	32	16	8	4	2	1
	MSB							LSB
	7	6	5	4	3	2	1	0
Volume left	0	0	0	0	0	0	0	0
Volume right	0	0	0	0	0	0	0	1
Bass	0	0	0	0	0	0	1	0
Treble	0	0	0	0	0	0	1	1
	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0
Switch functions	0	0	0	0	1	0	0	0
					subaddress SAD			

Definition of 3rd byte

A third byte is used to transmit data to the TDA8424. Table 2 defines the coding of the third byte after module address MAD and subaddress SAD

Table 2 Third byte after module address MAD and subaddress SAD

FUNCTION	MSB				LSB			
	7	6	5	4	3	2	1	0
Volume left VL	1	1	V05	V04	V03	V02	V01	V00
Volume right VR	1	1	V15	V14	V13	V12	V11	V10
Bass BA	1	1	1	1	BA3	BA2	BA1	BA0
Treble TR	1	1	1	1	TR3	TR2	TR1	TR0
	1	1	1	1	1	1	1	1
	1	1	1	1	1	1	1	1
	1	1	1	1	1	1	1	1
	1	1	1	1	1	1	1	1
Switch functions S1	1	1	MU	EFL	STL	ML1	ML0	1

Truth tables

Tables 3, 4 and 5 are truth tables for the switch functions

Table 3 Mode selector

FUNCTION	ML1	ML0	IS
Stereo	1	1	1 ⁽¹⁾
Sound A	0	1	1 ⁽¹⁾
Sound B	1	0	1 ⁽¹⁾

Note

1. Must be set to logic 1

Hi-Fi stereo audio processor; I²C-bus

TDA8424

Table 4 Stereo/spatial stereo/forced mono

CHOICE	STL	EFL
Spatial stereo	1	1
Stereo	1	0
Forbidden status	0	1
Forced mono	0	0

Table 5 Mute (see note 1)

MUTE	MU
Active; automatic after POR	1
Not active	0

Note

1. POR = Power-on reset.

Tables 6, 7 and 8 are truth tables for the volume, bass and treble controls

Table 6 Volume control

2 dB/STEP (dB)	V×5	V×4	V×3	V×2	V×1	V×0
6	1	1	1	1	1	1
4	1	1	1	1	1	0
2	1	1	1	1	0	1
0	1	1	1	1	0	0
-2	1	1	1	0	1	1
-4	1	1	1	0	1	0
-6	1	1	1	0	0	1
-8	1	1	1	0	0	0
-10	1	1	0	1	1	1
-20	1	1	0	0	1	0
-30	1	0	1	1	0	1
-40	1	0	1	0	0	0
-50	1	0	0	0	1	1
-60	0	1	1	1	1	0
-62	0	1	1	1	0	1
-64	0	1	1	1	0	0
-80	0	1	1	0	1	1

Hi-Fi stereo audio processor; I²C-bus

TDA8424

Table 7 Bass control

3 dB/STEP (dB)	BA3	BA2	BA1	BA0
15	1	0	1	1
12	1	0	1	0
9	1	0	0	1
6	1	0	0	0
3	0	1	1	1
0	0	1	1	0
-3	0	1	0	1
-6	0	1	0	0
-9	0	0	1	1
-12	0	0	1	0

Table 8 Treble control

3 dB/STEP (dB)	TR3	TR2	TR1	TR0
12	1	0	1	0
9	1	0	0	1
6	1	0	0	0
3	0	1	1	1
0	0	1	1	0
-3	0	1	0	1
-6	0	1	0	0
-9	0	0	1	1
-12	0	0	1	0

Hi-Fi stereo audio processor; I²C-bus

TDA8424

Sequence of data transmission

After a power-on reset all five functions have to be adjusted with five data transmissions. It is recommended that data information for switch functions are transmitted last because all functions have to be adjusted when the muting is switched off. The sequence of transmission of other data information is not critical.

The order of data transmission is shown in Figures 4 and 6. The number of data transmissions is unrestricted but before each data byte the module address MAD and the correct subaddress SAD is required.




Fig.4 Data transmission after a power-on reset.




Fig.5 Data transmission after a power-on reset with auto increment.




Fig.6 Data transmission except after a power-on reset.

Hi-Fi stereo audio processor; I²C-bus

TDA8424

LIMITING VALUES

In accordance with Absolute Maximum System (IEC 134)

SYMBOL	PARAMETER	MIN.	MAX.	UNIT
V _{CC}	supply voltage	0	16	V
V _{cap}	voltage range for pins with external capacitors	0	V _{CC}	V
V _{EDA, SCL}	voltage range for pins 11 and 12	0	V _{CC}	V
V _{IO}	voltage range at pins 1, 3, 9, 11, 12 and 13	0	V _{CC}	V
I _O	output current at pins 9 and 13	–	45	mA
P _{Ext}	total power dissipation at T _{amb} < 70 °C	–	450	mW
T _{amb}	operating ambient temperature range	0	+70	°C
T _{stg}	storage temperature range	–25	+150	°C
V _{stat}	electrostatic handling	see note 1		

Note

- Electrostatic handling Human body model: C = 100 pF, R = 1.5 kΩ and V ≥ 3 kV; charge device model: C = 200 pF, R = 0 Ω and V ≥ 400 V.

DC CHARACTERISTICS

V_{CC} = 12 V; T_{amb} = 25 °C; unless otherwise specified

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
Supplies						
V _{CC}	supply voltage range		10.8	12.0	13.2	V
I _{CC}	supply current	at V _{CC} = 12 V	–	26	35	mA
V _{ref}	internal reference voltage		5.4	0.5V _{CC}	6.6	V
V _I	internal voltage at pins 1 and 3	DC voltage internally generated; capacitive coupling recommended	–	V _{ref}	–	V
V _O	internal voltage at pins 9 and 13		–	V _{ref}	–	V
SDA; SCL (pins 11 and 12)						
V _{IH}	HIGH level input voltage		3.0	–	V _{CC}	V
V _{IL}	LOW level input voltage		–3.0	–	1.5	V
I _{IH}	HIGH level input current		–	–	+10	μA
I _{IL}	LOW level input current		10	–	–	μA
V _{cap.1}	output voltage at pins with external capacitors pins 6 to 8, 14 to 16		–	V _{ref}	–	V
V _{cap.2}	pin 2		–	V _{CC} –0.3	–	V

Hi-Fi stereo audio processor; I²C-bus

TDA8424

AC CHARACTERISTICS

$V_{CC} = 12\text{ V}$; bass/treble in linear position; stereo mode; spatial stereo off; $R_L > 10\text{ k}\Omega$; $C_L < 1000\text{ pF}$; $T_{amb} = 25\text{ }^\circ\text{C}$;
unless otherwise specified

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
I²C-bus timing (see Fig.7)						
SDA, SCL (PINS 11 AND 12)						
f_{SCL}	clock frequency range		0	–	100	kHz
t_{HIGH}	clock HIGH period		4	–	–	μs
t_{LOW}	clock LOW period		4.7	–	–	μs
t_r	SCL rise time		–	–	1	μs
t_f	SCL fall time		–	–	0.3	μs
$t_{SU,STA}$	set-up time for start condition		4.7	–	–	μs
$t_{HD,STA}$	hold time for start condition		4	–	–	μs
$t_{SU,STO}$	set-up time for stop condition		4.7	–	–	μs
t_{BJF}	time bus must be free before a new transmission can start		4.7	–	–	μs
$t_{SU,DAT}$	data set-up time		250	–	–	ns
Inputs						
IN L (PIN 1) IN R (PIN 3)						
$V_{(RMS)}$	input signal handling (RMS value)	at $V_o = -12\text{ dB}$; $THD \leq 0.5\%$	2	–	–	V
R_i	input resistance		20	30	40	k Ω
f	frequency response (0.5 dB)		20	–	20 000	Hz
Outputs						
OUT R (PIN 9) OUT L (PIN 13)						
$V_{o(RMS)}$	output voltage range (RMS value)	at $V_{i(max)} \leq 2\text{ V}$; $THD \leq 0.7\%$	0.6	–	–	V
R_L	load resistance		10	–	–	k Ω
Z_o	output impedance		–	–	100	Ω
(S+N)/N	signal plus noise-to-noise ratio	weighted in accordance with CCIR 468-2; $V_o = 600\text{ mV}$				
	gain = 6 dB		–	78	–	dB
	gain = 0 dB		–	86	–	dB
	gain $\leq -20\text{ dB}$		–	68	–	dB
THD	total harmonic distortion	$f = 20\text{ Hz to }12.5\text{ kHz}$				
	gain = +6 dB to –40 dB	$V_{i(RMS)} = 0.3\text{ V}$	–	0.05	–	%
	gain = 0 dB to –40 dB	$V_{i(RMS)} = 0.6\text{ V}$	–	0.07	0.4	%
	gain = –12 dB to –40 dB	$V_{i(RMS)} = 2.0\text{ V}$	–	0.1	–	%

Hi-Fi stereo audio processor; I²C-bus

TDA8424



SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
Outputs						
α_{cs}	channel separation at 10 kHz	gain = 0 dB	-	80	-	dB
RR ₁₀₀	ripple rejection	$f_{ripple} = 100$ Hz; $V_{r(RMS)} < 200$ mV gain = 0 dB	-	50	-	dB
α_L	crosstalk attenuation from logic inputs to AF outputs	gain = 0 dB	-	100	-	dB
Volume control (see Table 6)						
G_{max}	control range (36 steps) maximum voltage gain	$f = 1$ kHz 6 dB step	5	6	-	dB
G_{min}	minimum voltage gain	-64 dB step	-63	-64	-	dB
G_{mute}	mute position		-80	-90	-	dB
G_{err}	gain tracking error; balance in mid-position		-	-	2	dB
G_{step}	step resolution gain from +6 dB to -40 dB gain from -42 dB to -64 dB		1.5 1.0	2.0 2.0	2.5 3.0	dB/step dB/step
Treble control (see Table 8)						
G_{emp}	control range maximum emphasis at 15 kHz with respect to linear position	$C_{B-5}; C_{14-5} = 5.6$ nF	11	12	13	dB
G_{att}	maximum attenuation at 15 kHz with respect to linear position		11	12	13	dB
G_{step}	resolution		2.5	3.0	3.5	dB/step
Bass control (see Table 7)						
G_{emp}	control range maximum emphasis at 40 Hz with respect to linear position	$C_{B-7}; C_{15-6} = 33$ nF	14	15	16	dB
G_{att}	maximum attenuation at 40Hz with respect to linear position		11	12	13	dB
G_{step}	resolution		2.5	3.0	3.5	dB/step
Spatial function						
α	antiphase crosstalk		-	52	-	%

Note to the characteristics

- Balance is obtained via software by different volume settings in both channels (left and right).



Hi-Fi stereo audio processor; I²C-bus

TDA8424





Hi-Fi stereo audio processor; I²C-bus

TDA8424





Hi-Fi stereo audio processor; I²C-bus

TDA8424





Hi-Fi stereo audio processor; I²C-bus

TDA8424



Hi-Fi stereo audio processor; I²C-bus

TDA8424



Hi-Fi stereo audio processor; I²C-bus

TDA8424




Fig.17 Tone control.

Hi-Fi stereo audio processor; I²C-bus

TDA8424




Fig.18 Turn-on behavior; C = 2.2 μF; R_L = 10 kΩ.




Fig.19 Turn-off behaviour; without modulation.






Fig.20 Turn-off behaviour; with modulation (shaded area).

Hi-Fi stereo audio processor; I²C-bus

TDA8424



Hi-Fi stereo audio processor; I²C-bus

TDA8424




Fig.23 Test and application circuit diagram.


Hi-Fi stereo audio processor; I²C-bus

TDA8424

PACKAGE OUTLINE

DIP20: plastic dual in-line package; 20 leads (300 mil)

SOT146-1



Hi-Fi stereo audio processor; I²C-bus

TDA8424

SOLDERING**Introduction**

There is no soldering method that is ideal for all IC packages. Wave soldering is often preferred when through-hole and surface mounted components are mixed on one printed-circuit board. However, wave soldering is not always suitable for surface mounted ICs, or for printed-circuits with high population densities. In these situations reflow soldering is often used.

This text gives a very brief insight to a complex technology. A more in-depth account of soldering ICs can be found in our "IC Package Databook" (order code 9398 652 90011).

Soldering by dipping or by wave

The maximum permissible temperature of the solder is 260 °C; solder at this temperature must not be in contact

with the joint for more than 5 seconds. The total contact time of successive solder waves must not exceed 5 seconds.

The device may be mounted up to the seating plane, but the temperature of the plastic body must not exceed the specified maximum storage temperature ($T_{stg\ max}$). If the printed-circuit board has been pre-heated, forced cooling may be necessary immediately after soldering to keep the temperature within the permissible limit.

Repairing soldered joints

Apply a low voltage soldering iron (less than 24 V) to the lead(s) of the package, below the seating plane or not more than 2 mm above it. If the temperature of the soldering iron bit is less than 300 °C it may remain in contact for up to 10 seconds. If the bit temperature is between 300 and 400 °C, contact may be up to 5 seconds.

DEFINITIONS

Data sheet status	
Objective specification	This data sheet contains target or goal specifications for product development.
Preliminary specification	This data sheet contains preliminary data; supplementary data may be published later.
Product specification	This data sheet contains final product specifications.
Limiting values	
Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 134). Stress above one or more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation of the device at these or at any other conditions above those given in the Characteristics sections of the specification is not implied. Exposure to limiting values for extended periods may affect device reliability.	
Application information	
Where application information is given, it is advisory and does not form part of the specification.	

LIFE SUPPORT APPLICATIONS

These products are not designed for use in life support appliances, devices, or systems where malfunction of these products can reasonably be expected to result in personal injury. Philips customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Philips for any damages resulting from such improper use or sale.

PURCHASE OF PHILIPS I²C COMPONENTS

Purchase of Philips I²C components conveys a license under the Philips' I²C patent to use the components in the I²C system provided the system conforms to the I²C specification defined by Philips. This specification can be ordered using the code 9398 393 40011.

Features

- Compatible with MCS-51[®] Products
- 4K Bytes of In-System Programmable (ISP) Flash Memory
 - Endurance: 1000 Write/Erase Cycles
- 4.0V to 5.5V Operating Range
- Fully Static Operation: 0 Hz to 33 MHz
- Three-level Program Memory Lock
- 128 x 8-bit Internal RAM
- 32 Programmable I/O Lines
- Two 16-bit Timer/Counters
- Six Interrupt Sources
- Full Duplex UART Serial Channel
- Low-power Idle and Power-down Modes
- Interrupt Recovery from Power-down Mode
- Watchdog Timer
- Dual Data Pointer
- Power-off Flag
- Fast Programming Time
- Flexible ISP Programming (Byte and Page Mode)

Description

The AT89S51 is a low-power, high-performance CMOS 8-bit microcontroller with 4K bytes of in-system programmable Flash memory. The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with in-system programmable Flash on a monolithic chip, the Atmel AT89S51 is a powerful microcontroller which provides a highly-flexible and cost-effective solution to many embedded control applications.

The AT89S51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, Watchdog timer, two data pointers, two 16-bit timer/counters, a five-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next external interrupt or hardware reset.



8-bit Microcontroller with 4K Bytes In-System Programmable Flash


AT89S51

Rev. 2487A-10/01




Pin Configurations


PDIP




PLCC



TQFP



Block Diagram



Pin Description

VCC Supply voltage.

GND Ground.

Port 0 Port 0 is an 8-bit open drain bidirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external program and data memory. In this mode, P0 has internal pull-ups.

Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. **External pull-ups are required during program verification.**

Port 1 Port 1 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pull-ups.

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port Pin	Alternate Functions
P1.5	MOSI (used for In-System Programming)
P1.6	MISO (used for In-System Programming)
P1.7	SCK (used for In-System Programming)

Port 2 Port 2 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pull-ups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pull-ups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3 Port 3 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pull-ups.

Port 3 receives some control signals for Flash programming and verification.

Port 3 also serves the functions of various special features of the AT89S51, as shown in the following table.

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	$\overline{\text{INT0}}$ (external interrupt 0)
P3.3	$\overline{\text{INT1}}$ (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	$\overline{\text{WR}}$ (external data memory write strobe)
P3.7	$\overline{\text{RD}}$ (external data memory read strobe)

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device. This pin drives High for 98 oscillator periods after the Watchdog times out. The DISRTO bit in SFR AUXR (address 8EH) can be used to disable this feature. In the default state of bit DISRTO, the RESET HIGH out feature is enabled.

ALE/PROG

Address Latch Enable (ALE) is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input ($\overline{\text{PROG}}$) during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

 $\overline{\text{PSEN}}$

Program Store Enable ($\overline{\text{PSEN}}$) is the read strobe to external program memory.

When the AT89S51 is executing code from external program memory, $\overline{\text{PSEN}}$ is activated twice each machine cycle, except that two $\overline{\text{PSEN}}$ activations are skipped during each access to external data memory.

 $\overline{\text{EA/VPP}}$

External Access Enable. $\overline{\text{EA}}$ must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, $\overline{\text{EA}}$ will be internally latched on reset.

$\overline{\text{EA}}$ should be strapped to V_{CC} for internal program executions.

This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming.

XTAL1

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2

Output from the inverting oscillator amplifier





Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

Table 1. AT89S51 SFR Map and Reset Values

0F8H								0FFH
0F0H	B 00000000							0F7H
0E8H								0EFH
0E0H	ACC 00000000							0E7H
0D8H								0DFH
0D0H	PSW 00000000							0D7H
0C8H								0CFH
0C0H								0C7H
0B8H	IP XX000000							0BFH
0B0H	P3 11111111							0B7H
0A8H	IE 0X000000							0AFH
0A0H	P2 11111111		AUXR1 XXXXXXXX0				WDTRST XXXXXXXXX	0A7H
98H	SCON 00000000	SBUF XXXXXXXXX						9FH
90H	P1 11111111							97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000	AUXR XXX00XX0	8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	PCON 0XXX0000	87H

User software should not write 1s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

Interrupt Registers: The individual interrupt enable bits are in the IE register. Two priorities can be set for each of the five interrupt sources in the IP register.

Table 2. AUXR: Auxiliary Register

AUXR		Address = 8EH					Reset Value = XXX00XX0B			
Not Bit Addressable										
		-	-	-	WDIDLE	DISRTO	-	-	DISALE	
Bit		7	6	5	4	3	2	1	0	
-		Reserved for future expansion								
DISALE		Disable/Enable ALE								
		DISALE								
		Operating Mode								
	0	ALE is emitted at a constant rate of 1/6 the oscillator frequency								
	1	ALE is active only during a MOVX or MOVC instruction								
DISRTO		Disable/Enable Reset out								
		DISRTO								
	0	Reset pin is driven High after WDT times out								
	1	Reset pin is input only								
WDIDLE		Disable/Enable WDT in IDLE mode								
		WDIDLE								
	0	WDT continues to count in IDLE mode								
	1	WDT halts counting in IDLE mode								

Dual Data Pointer Registers: To facilitate accessing both internal and external data memory, two banks of 16-bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR AUXR1 selects DP0 and DPS = 1 selects DP1. The user should always initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.



Power Off Flag: The Power Off Flag (POF) is located at bit 4 (PCON.4) in the PCON SFR. POF is set to "1" during power up. It can be set and reset under software control and is not affected by reset.

Table 3. AUXR1: Auxiliary Register 1

AUXR1								
Address = A2H								
Reset Value = XXXXXXX0B								
Not Bit Addressable								
Bit	7	6	5	4	3	2	1	DPS
	-	-	-	-	-	-	-	0
								1
-	Reserved for future expansion							
DPS	Data Pointer Register Select							
DPS								
0	Selects DPTR Registers DP0L, DP0H							
1	Selects DPTR Registers DP1L, DP1H							

Memory Organization

MCS-51 devices have a separate address space for Program and Data Memory. Up to 64K bytes each of external Program and Data Memory can be addressed.

Program Memory

If the \overline{EA} pin is connected to GND, all program fetches are directed to external memory.

On the AT89S51, if \overline{EA} is connected to V_{CC} , program fetches to addresses 0000H through FF7FH are directed to internal memory and fetches to addresses 1000H through FFFFH are directed to external memory.

Data Memory

The AT89S51 implements 128 bytes of on-chip RAM. The 128 bytes are accessible via direct and indirect addressing modes. Stack operations are examples of indirect addressing, so the 128 bytes of data RAM are available as stack space.

Watchdog Timer (One-time Enabled with Reset-out)

The WDT is intended as a recovery method in situations where the CPU may be subjected to software upsets. The WDT consists of a 14-bit counter and the Watchdog Timer Reset (WDTRST) SFR. The WDT is defaulted to disable from exiting reset. To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST register (SFR location 0A6H). When the WDT is enabled, it will increment every machine cycle while the oscillator is running. The WDT timeout period is dependent on the external clock frequency. There is no way to disable the WDT except through reset (either hardware reset or WDT overflow reset). When WDT overflows, it will drive an output RESET HIGH pulse at the RST pin.

Using the WDT

To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST register (SFR location 0A6H). When the WDT is enabled, the user needs to service it by writing 01EH and 0E1H to WDTRST to avoid a WDT overflow. The 14-bit counter overflows when it reaches 16383 (3FFFH), and this will reset the device. When the WDT is enabled, it will increment every machine cycle while the oscillator is running. This means the user must reset the WDT at least every 16383 machine cycles. To reset the WDT the user must write 01EH and 0E1H to WDTRST. WDTRST is a write-only register. The WDT counter cannot be read or written. When WDT overflows, it will generate an output RESET pulse at the RST pin. The RESET pulse duration is $98 \times T_{OSC}$, where $T_{OSC} = 1/F_{OSC}$. To make the best use of the WDT, it

should be serviced in those sections of code that will periodically be executed within the time required to prevent a WDT reset.

WDT During Power-down and Idle

In Power-down mode the oscillator stops, which means the WDT also stops. While in Power-down mode, the user does not need to service the WDT. There are two methods of exiting Power-down mode: by a hardware reset or via a level-activated external interrupt, which is enabled prior to entering Power-down mode. When Power-down is exited with hardware reset, servicing the WDT should occur as it normally does whenever the AT89S51 is reset. Exiting Power-down with an interrupt is significantly different. The interrupt is held low long enough for the oscillator to stabilize. When the interrupt is brought high, the interrupt is serviced. To prevent the WDT from resetting the device while the interrupt pin is held low, the WDT is not started until the interrupt is pulled high. It is suggested that the WDT be reset during the interrupt service for the interrupt used to exit Power-down mode.

To ensure that the WDT does not overflow within a few states of exiting Power-down, it is best to reset the WDT just before entering Power-down mode.

Before going into the IDLE mode, the WDIDLE bit in SFR AUXR is used to determine whether the WDT continues to count if enabled. The WDT keeps counting during IDLE (WDIDLE bit = 0) as the default state. To prevent the WDT from resetting the AT89S51 while in IDLE mode, the user should always set up a timer that will periodically exit IDLE, service the WDT, and reenter IDLE mode.

With WDIDLE bit enabled, the WDT will stop to count in IDLE mode and resumes the count upon exit from IDLE.

UART

The UART in the AT89S51 operates the same way as the UART in the AT89C51. For further information on the UART operation, refer to the ATMEL Web site (<http://www.atmel.com>). From the home page, select 'Products', then '8051-Architecture Flash Microcontroller', then 'Product Overview'.

Timer 0 and 1

Timer 0 and Timer 1 in the AT89S51 operate the same way as Timer 0 and Timer 1 in the AT89C51. For further information on the timers' operation, refer to the ATMEL Web site (<http://www.atmel.com>). From the home page, select 'Products', then '8051-Architecture Flash Microcontroller', then 'Product Overview'.

Interrupts

The AT89S51 has a total of five interrupt vectors: two external interrupts ($\overline{INT0}$ and $\overline{INT1}$), two timer interrupts (Timers 0 and 1), and the serial port interrupt. These interrupts are all shown in Figure 1.

Each of these interrupt sources can be individually enabled or disabled by setting or clearing a bit in Special Function Register IE. IE also contains a global disable bit, EA, which disables all interrupts at once.

Note that Table 4 shows that bit position IE.6 is unimplemented. In the AT89S51, bit position IE.5 is also unimplemented. User software should not write 1s to these bit positions, since they may be used in future AT89 products.


The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which the timers overflow. The values are then polled by the circuitry in the next cycle.



Table 4. Interrupt Enable (IE) Register

(MSB)				(LSB)			
EA	-	-	ES	ET1	EX1	ET0	EX0
Enable Bit = 1 enables the interrupt.							
Enable Bit = 0 disables the interrupt.							
Symbol	Position	Function					
EA	IE.7	Disables all interrupts. If EA = 0, no interrupt is acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit.					
-	IE.6	Reserved					
-	IE.5	Reserved					
ES	IE.4	Serial Port interrupt enable bit					
ET1	IE.3	Timer 1 interrupt enable bit					
EX1	IE.2	External interrupt 1 enable bit					
ET0	IE.1	Timer 0 interrupt enable bit					
EX0	IE.0	External interrupt 0 enable bit					
User software should never write 1s to reserved bits, because they may be used in future AT89 products.							


Figure 1. Interrupt Sources



Oscillator Characteristics


XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier that can be configured for use as an on-chip oscillator, as shown in Figure 2. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven, as shown in Figure 3. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.

Figure 2. Oscillator Connections



Note: C1, C2 = 30 pF = 10 pF for Crystals = 40 pF ± 10 pF for Ceramic Resonators

Figure 3. External Clock Drive Configuration



Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special function registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Note that when idle mode is terminated by a hardware reset, the device normally resumes program execution from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when idle mode is terminated by a reset, the instruction following the one that invokes idle mode should not write to a port pin or to external memory.

Power-down Mode

In the Power-down mode, the oscillator is stopped, and the instruction that invokes Power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the Power-down mode is terminated. Exit from Power-down mode can be initiated either by a hardware reset or by activation of an enabled external interrupt into INT0 or INT1. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V_{CC} is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.



FORMULIR PERBAIKAN SKRIPSI

Nama : NUGROHO HENDRA SAPUTRO
NIM : 02.17.166
Masa Bimbingan : 22 Januari 2009 s/d 22 Juni 2009
Judul : " PERANCANGAN DAN PEMBUATAN TONE CONTROL DIGITAL BERBASIS TDA 8424 DAN MIKROKONTROLLER AT 89S51"

No.	MATERI PERBAIKAN	PARAF
1.	<ul style="list-style-type: none">▪ Abstrak▪ Daftar Pustaka▪ Kesimpulan	
2.	<ul style="list-style-type: none">▪ Teori Frekuensi Audio	

Disetujui:

Penguji I

Ir. Th. Mimien Mustikawati, MT
NIP. Y. 1030000352

Penguji II

(M. Ibrahim Ashari, ST, MT)
NIP. P. 1030100358

Mengetahui:

Dosen Pembimbing

I Komang Somawirata, ST, MT
NIP. P. 1030100361



FORMULIR BIMBINGAN SKRIPSI

Nama : Nugroho Hendra Saputro
Nim : 02.17.166
Masa Bimbingan : 04-Februari-2009 s/d 05-April-2009
Judul Skripsi : Perencanaan Dan Pembuatan Tone Control Digital Berbasis TDA 8424 dan Mikrokontroller AT 89S51

No	Tanggal	Uraian	Paraf Pembimbing
1	4-2-2009	Seminar Proposal	
2	11-3-2009	Seminar Hasil	
3	16-3-2009	BAB I dan BAB II	
4	18-3-2009	BAB III	
5	20-3-2009	BAB IV	
6	23-3-2009	Ujian Skripsi	
7			
8			
9			
10			

Malang, Februari 2009

Dosen pembimbing I

I Komang Somawirata ST, MT

NIP. Y 1030100361

Form S-4a



FORMULIR PENDAFTARAN UJIAN SKRIPSI

DATA MAHASISWA :

Nama	:	NUGROHO HENDRA SAPUTRO
NIM	:	0217166
Fakultas	:	Teknologi Industri
Jurusan	:	Teknik Elektro S-1
Konsentrasi	:	1. Teknik Energi Listrik *)
	:	2. Teknik Elektronika *)
	:	3. Teknik Komputer dan Informatika *)
Alamat di Malang	:	JL DEWANDARU DALAM NO: 9 MALANG
Nomor Telp. Rumah / HP	:	085646568222.
Masa Penulisan Skripsi	:	
Dosen Pembimbing	:	1. I. KOMANE SOMAWIRATA
	:	2. .
Judul Skripsi	:	PERANCANGAN DAN PEMBUATAN TONE CONTROL DIGITAL BERBASIS TDA 8424 DAN MIKROKONTROLLER AT89C51

PERSYARATAN YANG HARUS DIPENUHI : **)


No.	Persyaratan	Paraf ***)
1.	Telah mengumpulkan 140 SKS dengan IPK ≥ 2	
2.	Tidak ada Nilai E	
3.	Telah menyelesaikan / mengumpulkan Laporan Praktek Kerja	
4.	Telah menempuh semua praktikum yang disyaratkan Jurusan	
5.	Menyerahkan Kartu Peserta Seminar Hasil	
6.	Mengumpulkan fotokopi Skripsi yang telah ditandatangani Dosen Pembimbing rangkap 3 (tiga) eksemplar	
7.	Menyerahkan Surat Puan Bimbingan Skripsi dari Dosen Pembimbing	
8.	Telah melunasi persyaratan administrasi (kuitansi warna kuning Rp. 100.000,-)	

Mengetahui,
Ketua Jurusan Teknik Elektro S-1


Ir. F. Yudi Limpraptono, MT
NIP. Y. 103 95 00274

Malang, Maret 2009

Mahasiswa Yang Bersangkutan


(NUGROHO HENDRA SAPUTRO)

Catatan :

- *) Coret yang tidak diperlukan.
- ***) Dilampirkan bukti persyaratan yang diperlukan.
- ***\ Dinaraf Sekretaris Jurusan, Recording dan Administrasi Jurusan.



INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO

Formulir Perbaikan Ujian Skripsi

Dalam pelaksanaan Ujian Skripsi Janjang Strata 1 Jurusan Teknik Elektro Konsentrasi T. Energi Listrik / T. Elektronika / T. Infokom, maka perlu adanya perbaikan skripsi untuk mahasiswa :

NAMA : Nugroho H S
NIM : 0217166
Perbaikan meliputi :

Daftar

- Abstrak

- Daftar Pustaka, ditambah no

- kesimpulan no.1 tidak usah

Malang,

200

(_____)



INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO


Formulir Perbaikan Ujian Skripsi

Dalam pelaksanaan Ujian Skripsi Janjang Strata 1 Jurusan Teknik Elektro Konsentrasi T. Energi Listrik / T. Elektronika / T. Infokom, maka perlu adanya perbaikan skripsi untuk mahasiswa :

NAMA : Nugroho Hendra S
NIM : 0217166
Perbaikan meliputi :

Terdapat beberapa audio
kesempitan

Malang, 24 Maret 2009 .


(M. Ibrahim A. ST, MT)



FORMULIR PENDAFTARAN UJIAN SKRIPSI

DATA MAHASISWA :

Nama	:	NUGROHO HENDRA SAPUTRO
NIM	:	0217166
Fakultas	:	Teknologi Industri
Jurusan	:	Teknik Elektro S-1
Konsentrasi	:	1. Teknik Energi Listrik *)
	:	2. Teknik Elektronika *)
	:	3. Teknik Komputer dan Informatika *)
Alamat di Malang	:	JL DEWANDARU DALAM NO: 9 MALANG
Nomor Telp. Rumah / HP	:	085646568222.
Masa Penulisan Skripsi	:	
Dosen Pembimbing	:	1. I. KOMANG SOMAWIRATA
	:	2. .
Judul Skripsi	:	PERANCANGAN DAN PEMBUATAN TONE CONTROL DIGITAL BERBASIS TDA 8424 DAN MIKROKONTROLLER AT89C51

ERSYARATAN YANG HARUS DIPENUHI : **)

No.	Persyaratan	Paraf (***)
1.	Telah mengumpulkan 140 SKS dengan IPK ≥ 2	
2.	Tidak ada Nilai E	
3.	Telah menyelesaikan / mengumpulkan Laporan Praktek Kerja	
4.	Telah menempuh semua praktikum yang disyaratkan Jurusan	
5.	Menyerahkan Kartu Peserta Seminar Hasil	
5.	Mengumpulkan fotokopi Skripsi yang telah ditandatangani Dosen Pembimbing rangkap 3 (tiga) eksemplar	
7.	Menyerahkan Surat Puan Bimbingan Skripsi dari Dosen Pembimbing	
8.	Telah melunasi persyaratan administrasi (kuitansi warna kuning Rp. 100.000,-)	

Mengetahui,
 tua Jurusan Teknik Elektro S-1

F. Yudi Limpraptono, MT
 NIP. Y. 103 95 00274

Malang, Maret 2009

Mahasiswa Yang Bersangkutan


 (NUGROHO HENDRA SAPUTRO)

tatan :




Coret yang tidak diperlukan.

Dilampirkan bukti persyaratan yang diperlukan.

) Diparaf Sekretaris Jurusan, Recording dan Administrasi Jurusan.



**BERITA ACARA SEMINAR PROPOSAL SKRIPSI
 PROGRAM STUDI TEKNIK ELEKTRO S1**

KONSENTRASI		TEKNIK ELEKTRONIKA C-1.		
1.	Nama Mahasiswa	MUGROHO HENDRA SAPUTRO	NIM	0217166
2.	Keterangan	Tanggal	Waktu	Tempat / Ruang
	Pelaksanaan	01-02-2009		
Spesifikasi Judul (berilah tanda silang *)				
3.	a.	Sistem Tenaga Elektrik	e.	Embedded System
	b.	Konversi Energi	f.	Antar Muka
	c.	Sistem Kendali	g.	Elektronika Telekomunikasi
	d.	Tegangan Tinggi	h.	Elektronika Instrumentasi
	i.	Sistem Informasi	j.	Jaringan Komputer
		k.	Web	
		l.	Algoritma Cerdas	
4.	Judul Proposal yang diseminarkan Mahasiswa	PERANCANGAN DAN PEMBUATAN TUNE CONTROL DIGITAL BERBASIS MIKROKONTROLER AT89S51		
5.	Perubahan Judul yang diusulkan oleh Kelompok Dosen Keahlian			
6.	Catatan :			
Persetujuan Judul Skripsi				
7.	Disetujui, Dosen Keahlian I		Disetujui, Dosen Keahlian II	
	 Ir. F. Yudi Limpraptono, MT		 JOSEPH FREDY KRAUWANI, ST, MT	
	Mengetahui, Ketua Jurusan.		Disetujui, Calon Dosen Pembimbing	
Ir. F. Yudi Limpraptono, MT NIP. Y. 1039500274		Pembimbing I	Pembimbing II	
				

Keterangan :

*) dilingkari a, b, c, sesuai dengan bidang keahlian



PERMOHONAN PERSETUJUAN SKRIPSI

Yang betanda tangan dibawah ini :

Nama : MUGROHO HENDRA SAPUTRO
 NIM : 0217166
 Semester :
 Fakultas : Teknologi Industri
 Jurusan : Teknik Elektro S-1
 Konsentrasi : **TEKNIK ELEKTRONIKA**
TEKNIK ENERGI LISTRIK
TEKNIK KOMPUTER DAN INFORMATIKA
 31 DEWANDARU DALAM NO 9 MALANG


Alamat :

Dengan ini kami mengajukan permohonan untuk mendapatkan persetujuan untuk membuat *SKRIPSI Tingkat Sarjana*. Untuk melengkapi permohonan tersebut, bersama kami lampirkan persyaratan-persyaratan yang harus dipenuhi. Adapun persyaratan-persyaratan pengambilan *SKRIPSI* adalah sebagai berikut :

1. Telah melaksanakan semua praktikum sesuai dengan konsentrasinya (.....)
2. Telah lulus dan menyerahkan Laporan Praktek Kerja (.....)
3. Telah lulus seluruh mata kuliah keahlian (MKB) sesuai konsentrasinya (.....)
4. Telah menempuh mata kuliah ≥ 134 sks dengan IPK ≥ 2 dan tidak ada nilai E (.....)
5. Telah mengikuti secara aktif kegiatan seminar skripsi yang diadakan Jurusan (.....)
6. Memenuhi persyaratan administrasi (.....)


Demikian permohonan ini untuk mendapatkan penyelesaian lebih lanjut dan atas perhatiannya kami ucapkan terima kasih.

Telah diteliti kebenaran data tersebut diatas
Recording Teknik Elektro


(.....)

Malang, - 12 - 2008

Pemohon


(MUGROHO HENDRA S.)

Disetujui
Ketua Jurusan Teknik Elektro


Ir. F. Yudi Vimpripriono, MT
NIP. Y. 1039500274

Mengetahui
Dosen Wali


IR. YUSUF ISMAIL HARHODA, MT
NIP. Y. 1018800180

Catatan :

Bagi mahasiswa yang telah memenuhi persyaratan mengambil SKRIPSI agar membuat proposal dan mendapat persetujuan dari Ketua Jurusan/Sekretaris Jurusan T. Elektro S-1

1. (PKE 332/130 - 2-55)
2. -
3. - praktik Analog, PBE, Kemali Industri
- MK. Alat Umr, SIT, Peripherals

