

**INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO S-1
KONSENTRASI TEKNIK ELEKTRONIKA**



SKRIPSI

**PERANCANGAN DAN PEMBUATAN ALAT PENGUJI
KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC**

**Disusun Oleh :
MAMIK SULISTYO
NIM. 02.17.042**

MARET 2007

INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO 8-1
KONSENTRASI TEKNIK ELEKTRONIKA

SKRIPSI

PERANCANGAN DAN PEMBUATAN ALAT PENGLI
KEPERAKAN PENDANGARAN YANG DIKENDALIKAN PC

: oleh
NAMIK SULISTYO
NIM. 01.17.012

MARET 2003

LEMBAR PERSETUJUAN

PERANCANGAN DAN PEMBUATAN ALAT PENGUJI KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC

SKRIPSI

*Disusun Untuk Melengkapi dan Memenuhi Persyaratan
Guna Mencapai Gelar Sarjana Teknik Elektro Strata Satu (S-1)*

Disusun Oleh :

MAMIK SULISTYO

NIM. 02.17.042

Menyetujui,

Dosen Pembimbing I

Dosen Pembimbing II

Ir. Kartiko Ardi Widodo, MT

Nip. P. 1039700310

Irmalia Suryani F, ST

Nip. P. 1030100365

Mengetahui,
Ketua Jurusan Teknik Elektro S-1

Ir. F. Yudi Limpraptono, MT

NIP. Y : 103 950 0274

**KONSENTRASI TEKNIK ELEKTRONIKA
JURUSAN TEKNIK ELEKTRO S-1
FAKULTAS TEKNOLOGI INDUSTRI
INSTITUT TEKNOLOGI NASIONAL MALANG**

2007



BERITA ACARA UJIAN SKRIPSI
FAKULTAS TEKNOLOGI INDUSTRI

NAMA : Mamik Sulistyo
NIM : 02 .17 .042
Jurusan : Teknik Elektro S-1
Konsentrasi : Teknik Elektronika
Masa Bimbingan : 9 Desember 2006 s/d 9 Juni 2007
Judul Skripsi : Perancangan dan Pembuatan Alat Penguji Kepekaan
Pendengaran Yang Dikendalikan PC

Dipertahankan di hadapan Tim Penguji Skripsi Jenjang Strata Satu (S-1)
pada :

Hari : Sabtu
Tanggal : 17 Maret 2007
Nilai : 83,5 (A) *Jef*

Panitia Majelis Penguji,



Ketua

(Ir. Mochtar Asroni, MSME)
NIP.Y. 1018100036

Sekretaris

(Ir. F. Yudi Limpraptono, MT)
NIP.Y. 1039500274

Anggota Penguji

Penguji 1

(Joseph Dedy Irawan, ST,MT)
NIP 132315178

Penguji 2

(Ir. M. Ashar, MT)

ABSTRAK

PERANCANGAN DAN PEMBUATAN ALAT PENGUJI KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC

(Mamik Sulistyono, 0217042, Teknik Elektro/Elektronika, 72 Halaman)

(Dosen Pembimbing I : Ir. Kartiko Ardi Widodo, MT ; II : Irmalia Suryani F, ST)

Kata Kunci: 74HC573, DAC 0808, VCO 8038, 74HC4066, Delphi7

Dengan semakin berkembangnya penggunaan alat-alat elektronika yang dapat bekerja secara otomatis sangat membantu manusia dalam memenuhi kebutuhan hidupnya. Dimana keakuratan, kestabilan serta nilai efektifitas suatu sistem pengujian pendengaran manusia menjadi hal mutlak yang harus didapat.

Dengan menggunakan teknologi pengujian pendengaran ini akan diperoleh hasil yang lebih akurat. Dengan menghasilkan sinyal melalui rangkaian VCO dengan dikontrol besar kecilnya sinyal yang dihasilkan dengan menggunakan DAC 0808, dimana DAC ini akan merubah bilangan digital yang dikirim oleh PC dengan menggunakan software Delphi7 menjadi tegangan yang sesuai dengan bilangan biner yang dikirimkan padanya. Kemudian VCO akan mengubah tegangan yang dihasilkan DAC menjadi Sinyal nada, dan kemudian untuk mengatur intensitas bunyi yang dihasilkan kami menggunakan IC 74HC4066 untuk mengaturnya, dan kemudian dikuatkan agar dapat diterima oleh earphone. Dalam perancangan alat ini perancang memerlukan pemekaran port data pada paralel port dengan menggunakan IC 74HC573 untuk memekarkan port paralel tersebut menjadi 3 port yang masing-masing port terdiri dari 8 bit.

KATA PENGANTAR

Dengan memanjatkan puji syukur kehadiran Allah SWT, atas limpahan Rahmat dan Hidayah-Nya, sehingga penyusun dapat menyelesaikan skripsi ini dengan judul :

”PERANCANGAN DAN PEMBUATAN ALAT PENGUJI KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC”

Skripsi ini disusun sebagai salah satu persyaratan dalam menyelesaikan studi program strata satu (S-1) Jurusan Teknik Elektro/Konsentrasi Teknik Elektronika, Fakultas Teknologi Industri, Institut Teknologi Nasional Malang.

Sebelum dan selama penyusunan skripsi ini, penyusun telah banyak mendapatkan bantuan dan bimbingan dari berbagai pihak. Untuk itu pada kesempatan ini penyusun menyampaikan terima kasih yang sebesar-besarnya kepada:

1. Bapak Dr. Ir. Abraham Lomi, MSEE, selaku Rektor Institut Teknologi Nasional Malang.
2. Bapak Ir. F. Yudi Limpraptono, MT, selaku Ketua Jurusan Teknik Elektro S-1 Fakultas Teknologi Industri Institut Teknologi Nasional Malang.
3. Bapak Ir. Kartiko Ardi Widodo, MT, selaku dosen pembimbing I dalam penyusunan skripsi ini.
4. Ibu Irmalia Suryani F, ST, selaku dosen pembimbing II dalam penyusunan skripsi ini.
5. Bapak Joseph Dedy Irawan ST,MT, selaku kasie Lab Elektoronika Digital

6. Bapak dan ibu dosen jurusan Teknik Elektro/Elektronika.
7. Bapak dan Ibu tercinta, yang memberikan dukungan moril dan do'a serta dorongan selama penulis menyelesaikan skripsi.
8. Rekan-rekan di Jurusan teknik elektronika angkatan 2002 terutama tombro crew serta teman-teman di Laboratorium Elektronika Digital.
9. Semua pihak yang tidak dapat disebutkan satu per satu, yang telah membantu dalam penyelesaian skripsi ini.

Penyusun menyadari sepenuhnya akan segala kekurangan yang ada dalam penyusunan skripsi ini, maka dengan kerendahan hati penyusun mengharapkan kritik dan saran demi penyempurnaan skripsi ini.

Akhirnya penyusun berharap semoga dalam skripsi ini dapat membantu serta bermanfaat bagi rekan-rekan mahasiswa khususnya pada jurusan Teknik Elektro konsentrasi Teknik Elektronika.

Malang, Maret 2007

Mamik Sulistyو

DAFTAR ISI

HALAMAN JUDUL	i
LEMBAR PERSETUJUAN	ii
ABSTRAKSI.....	iii
KATA PENGANTAR.....	iv
DAFTAR ISI.....	vi
DAFTAR GAMBAR.....	ix
DAFTAR TABEL.....	xi
BAB I PENDAHULUAN.....	1
1.1 Latar Belakang	1
1.2 Tujuan.....	2
1.3 Rumusan masalah.....	2
1.4 Batasan Masalah	3
1.5 Metode penulisan	3
1.6 Sistematika Penulisan.....	4
BAB II DASAR TEORI.....	6
2.1 Telinga.....	6
2.1.1.Telinga Bagian Luar.....	6
2.1.2.Telinga Bagian Tengah	7
2.1.3.Telinga Bagian Dalam.....	7

2.2 Gelombang Suara	9
2.2.1 Kecepatan Suara dan Panjang Gelombang.....	9
2.2.2 Pembagian Frekwensi	9
2.2.3 Intensitas.....	10
2.2.4 Level dan Desibel.....	11
2.3 Paralel Port	12
2.3.1 Hardware Properti	14
2.3.2 Pengalamatan Port.....	16
2.3.3 Standart Paralel Port (SPP)	17
2.4 Buffer Bidirectional 74HC573	19
2.5 Konverter Digital ke Analog.....	22
2.6 Penguat Operasional (Op-Amp).....	24
2.6.1 Penguat membalik	24
2.6.2 Penguat tak membalik	25
2.6.3 Pengikut tegangan	26
2.7 Voltage Control Oscilator (VCO)	28
2.8 74HC4066	31
2.9 Push Button	32
2.10 Earphone.....	33
BAB III PERANCANGAN SISTEM.....	34
3.1 Perancangan Perangkat keras	34
3.1.1 Pemekaran Port Paralel	36

3.1.1.1 Perancangan Unit Buffer Lacth.....	36
3.1.1.2 Alaur kerja por t	38
3.1.2 Perancangan DAC 0808	40
3.1.3 Perancangan VCO (Voltage Control Oscilator)	42
3.1.4 Rangkaian Penguat Tegangan	44
3.1.5 Perancangan Tombol Respon.....	49
3.2 Perancangan Perangkat lunak (Software).....	49
BAB IV PENGUJIAN DAN ANALISA	53
4.1 Pengujian Rangkaian Sistem.....	53
4.1.1 Pengujian Rangkain Buffer Pemekaran Port Paralel.....	54
4.1.2 Pengujian DAC 0808.....	57
4.1.3 Pengujian Rangkaian VCO (Voltage Control Oascilator)	60
4.1.4 Pengujian Pengontrol Intensitas Suara.....	62
4.1.5 Pengujian Pengujian Tombol Respon	66
4.1.6 Pengujian Sistem	67
BAB V KESIMPULAN DAN SARAN	70
5.1. Kesimpulan.....	70
5.2. Saran-saran	71
DAFTAR PUSTAKA	72
LAMPIRAN	

DAFTAR GAMBAR

Gambar	Halaman
2-1 Struktur Bagian Telinga	6
2-2 Pin Konektor DB-25 Pada Paralel Port	14
2-3 Centronics HandShake	16
2-4 Konfigurasi Pin 74HC573	20
2-5 Digital to Analog Converter 0808	21
2-6 Konfigurasi Pin-Pin AT89S51	22
2-7 Blok Diagram DAC 0808.....	23
2-8 Penguat Membalik.....	24
2-9 Penguat tak Membalik.....	25
2-10 Pengikut Tegangan.....	27
2-11 Internal Blok Diagram LM 741	27
2-12 Schematic Diagram LM741	28
2-13 Konfigurasi Pin ICL 8038.....	30
2-14 Function Diagram ICL 8038.....	30
2-15 Diagram Blok 74HC4066	31
2.16 Schematic Diagram	31
2.17 Push Button	32
2-18 Schematic Push Button	32
2-19 Jenis Earphone Membran.....	33
3-1 Diagram Blok Sistem	34

3-2	Rangkaian Unit Buffer Lacth	37
3-3	Pewaktu kontrol Port	39
3-4	Rangkaian DAC 0808	41
3-5	Rangkaian VCO (Voltage Control Oscillator)	44
3-6	Penyebaran Suara	45
3-7	Rangkaian Intensitas Bunyi dan Penguat	48
3-8	Tombol Respon	49
4-1	Rangkaian Buffer Lacth	54
4-2	Tampilan Labview software PC	55
4-3	Gambar Taiming Buffer	56
4-4	Gambar Pengujian DAC 0808.....	57
4-5	Gambar Linieritas Vo DAC 0808	58
4-6	Rangkaian Penguji VCO (Voltage Control Oscillator).....	60
4-7	Tampilan Frekwensi Output Dari VCO pada Oscilloscop.....	61
4-8	Rangkain Penguji Pengontrol Intensitas Bunyi	63
4-9	Hasil Pengukuran menggunakan dBmeter	63
4-10	Rangkain Penguji Tombol respon.....	66
4-11	Gambar Pengujian Sistem	67
4-12	Gambar menu utama Pada PC	68
4-13	Gambar Menu uji1 Pada PC.....	68
4-14	Gambar Menu Uji 2 Pada PC.....	69

DAFTAR TABEL

Tabel	Halaman
2-1 Konfigurasi Pin-Out Konektor DB-25 pada port Paralel	15
2-2 Alamat Port Paralel	17
2-3 Status Port.....	18
2-4 Control Port	18
2-5 Tabel Kenbenaran Fungsi Rangkaian 74HC573	21
4-1 Data Hasil Pengujian Rangkaian Buffer	55
4-2 Data Hasil Perhitungan dan Pengukuran Vo DAC	59
4-3 Hasil Pengujian Pengontrol Intensitas	64
4-4 Hasil pengukuran Tombol Respon.....	67

BAB I

PENDAHULUAN

1.1 LATAR BELAKANG

Telinga sebagai fungsi pendengaran merupakan alat indera yang tidak kalah pentingnya dengan alat-alat indera yang lain, seperti mata, hidung, lidah, dan kulit. Kualitas gangguan pendengaran akan mengakibatkan keterbatasan dalam keahlian yang memerlukan perhatian, perkembangan bahasa, presisi bicara dan efektifitas komunikasi.

Pemeriksaan pendengaran yang dulunya menggunakan garputala yang dipukul didekat telinga pasien dan pasien diminta melaporkan saat bunyi tidak lagi terdengar. Kemudian penala dipukul lagi dan dipindah ketelinga pemeriksa, kemudian dilakukan perhitungan selang waktu antara bunyi saat tidak didengar pasien dengan saat bunyi tidak terdengar lagi oleh pemeriksa. Pemeriksaan seperti ini sangatlah kurang efisien dan kurang akurat. Kemudian sudah bisa ditemukan alat yang lebih canggih yang berbasis elektronika, tetapi alat ini masih terlalu mewah dan mahal sehingga hanya tersedia pada rumah sakit-rumah sakit besar, dan biaya pemeriksaannya pun masih mahal sehingga masih sulit terjangkau oleh masyarakat.

Berdasarkan faktor tersebut maka penyusun akan mencoba merancang sebuah alat penguji kepekaan pendengaran yang bisa memberikan sampel frekwensi audio antara 20Hz - 20KHz. Dengan menggunakan PC sebagai

Laporan Tugas Akhir

pengontrol dan penampil hasil pemeriksaan secara otomatis. Sehingga akan lebih murah dan terjangkau dan dapat tersedia diklinik – klinik dan puskesmas.

1.2 TUJUAN

Tujuan perancangan dan pembuatan alat ini adalah untuk membuat suatu alat penguji kepekaan pendengaran yang murah dan langsung terkoneksi ke PC sebagai penyampai hasil uji pendengaran, sehingga akan dapat dimiliki dan digunakan pada klinik-klinik dan dokter-dokter praktek. Sehingga akan membantu rumah sakit pusat dalam pelayanan dan pemeriksaan pendengaran

1.3 RUMUSAN MASALAH

Berdasarkan hal dan permasalahan yang dijabarkan diatas maka timbul permasalahan sebagai berikut :

1. Bagaimana memanfaatkan PC sebagai sistem pengendali alat penguji kepekaan pendengaran.
2. Bagaimana membuat sistem yang dapat memberikan sampel nada mulai dari frekwensi 20 Hz – 20 KHz.
3. Bagaimana membuat sistem yang dapat memberikan nada dengan intensitas yang bervariasi
4. Bagaimana memanfaatkan PC sebagai pengendali uji pendengaran dan penyampai hasil uji pendengaran yang ditampilkan dalam bentuk audiogram.

Sehubungan dengan hal itu, maka tugas akhir ini diberi judul :

”PERANCANGAN DAN PEMBUATAN ALAT PENGUJI KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC”

1.4 BATASAN MASALAH

Agar permasalahan tidak terlalu luas, maka penyusun membatasi hanya pada hal – hal berikut :

1. PC berfungsi sebagai pengambilan data saja dan tidak menyimpulkan jenis penyakit yang diderita pasien.
2. Jenis earphone yang digunakan jenis membran.
3. Tidak membahas penyakit telinga apa yang diderita oleh pasien.
4. Tidak membahas masalah hardware PC.
5. Tidak membahas pada perancangan catu daya yang dipergunakan.

1.5 METODE PENULISAN

Untuk mendapatkan hasil yang diharapkan, maka di dalam penyusunan laporan tugas akhir ini, penulis menggunakan metode-metode sebagai berikut :

1. Studi literatur :

Studi ini untuk mempelajari hal-hal, yaitu mengenai teori-teori yang diperlukan baik berupa buku, data sheet maupun situs-situs internet.

2. Perancangan alat :

Laporan Tugas Akhir

Yaitu mendisain dari perancangan dan pembuatan sistem sesuai dengan rancangan yang telah disusun sebagai perwujudan dari pelaksanaan tugas akhir.

3. Pembuatan alat :

Meliputi perancangan tata letak komponen, pembuatan layer pada PCB, pengeboran dan penyoderan, serta perakitan tiap-tiap blok menjadi suatu rangkaian yang lengkap.

4. Pengujian alat :

Pengujian alat di sini sangat vital, karena untuk mengetahui apakah sistem yang dibuat dapat bekerja sesuai dengan perancangan, dengan pengujian yang dilakukan tiap blok maupun secara keseluruhan.

5. Kesimpulan :

Mengenai spesifikasi alat fungsi dan kegunaan serta saran-saran yang memungkinkan untuk pengembangan lebih lanjut.

1.6 SISTEMATIKA PENULISAN

Sistematika penulisan dan gambaran tentang hal-hal yang dibahas dalam setiap bab adalah sebagai berikut :

BAB I PENDAHULUAN

Memuat latar belakang, tujuan, permasalahan, ruang lingkup, metode penulisan dan sistematika penulisan.

Laporan Tugas Akhir

BAB II DASAR TEORI

Memuat tentang landasan-landasan teori yang diperlukan dalam realisasi pembuatan alat ini.

BAB III PERANCANGAN DAN PAMBUATAN ALAT

Menerangkan tentang perancangan dan pembuatan seluruh sistem peralatan, baik perangkat keras perangkat lunak.

BAB IV ANALISIS DAN PENGUJIAN ALAT

Menerangkan tentang hasil pembuatan dan pengujian yang dilakukan terhadap alat yang telah dibuat serta menampilkan hasil-hasil pengujian.

BAB V PENUTUP

Memuat kesimpulan dan saran dari tema yang dianalisa dalam skripsi ini.

BAB II

DASAR TEORI

2.1. Telinga

Telinga merupakan alat penerima gelombang suara atau gelombang udara, kemudian gelombang mekanik ini diubah menjadi pulsa listrik dan diteruskan ke korteks pendengaran melalui saraf pendengaran. Telinga dibagi dalam tiga bagian, yaitu telinga luar, telinga tengah, telinga dalam.



Gambar 2.1 Struktur Bagian telinga

Sumber : Buku fisika kedokteran, Dr. Gabriel J.F. 1996

2.1.1. Telinga Bagian Luar

Berbagai binatang daun telinga berfungsi sebagai pengumpul energi bunyi dan dikonsentrasikan pada membran tympani. Pada manusia hanya menangkap 6-8 dB. Pada kanalis telinga terdapat malam (wax) yang berfungsi sebagai peningkatan kepekaan terhadap frekwensi suara, panjang

Laporan Tugas Akhir

kanalis 2,5 cm ($\lambda/4 = 2,5 \text{ cm}$), $\lambda = 10 \text{ cm}$. Membran tympani tebalnya 0,1 mm, luas 65 mm², mengalami vibrasi dan diteruskan ke telinga bagian tengah yaitu pada tulang telinga (incus, malleulus dan stapes).

2.1.2. Telinga Bagian Tengah

Telinga bagian tengah terdiri dari 3 buah tulang yaitu malleulus, incus, dan stapes. Suara yang masuk itu, 99,9% mengalami refleksi dan hanya 0,1% saja yang ditransmisikan. Pada frekwensi kurang dari 400 Hz membran tympani bersifat "per" sedangkan pada frekwensi 4.000 Hz membran tympani akan menegang. Didalam telinga bagian tengah terdapat Bagian yang sangat penting yaitu tuba eustachi yang mengatur tekanan di dalam telinga bagian tengah, dimana tuba eustachi mempunyai hubungan langsung dengan mulut.

2.1.3. Telinga Bagian Dalam

Bagian ini mengandung struktur spiral yang dikenal sebagai cochlea, berisikan cairan. Ukuran cochlea sangat kecil berkisar 3 cm panjang, terdiri dari 3 ruangan yaitu ruangan vestibular merupakan tempat berakhirnya oval window, ruang ductus cochlearis dan ruangan tympani berhubungan dengan atao spiral. Pada cochlea terdapat 8.000 koduktor yang berhubungan dengan otak melalui syaraf pendengaran.

Laporan Tugas Akhir

Telinga manusia normal mampu mendengarkan frekuensi nada antara 20 Hz sampai 18 KHz. Seseorang akan mengeluh adanya gangguan pendengaran bila terdapat kelainan frekuensi antara 500Hz sampai 2 KHz. Untuk mengetahui adanya gangguan pendengaran pada telinga dapat dilakukan tes pendengaran dengan mempergunakan :

a. Tes suara berbisik (antara 0 – 20 dB)

Telinga normal dapat mendengar suara berbisik dengan nada rendah pada jarak 5-10 meter, suara berbisik dengan nada tinggi misalnya suara desis / sibilant s, z, ch pada jarak 20 meter.

b. Tes garputala

Dalam pengetesan seperti ini alat diperlukan adalah sebuah garputala, frekuensi garputala yang dipakai C₁₂₈, C₁₀₂₄, C₂₀₄₈. Ada tiga macam tes yang mempergunakan garputala yakni tes weber, tes rinne, tes schwabach.

c. Tes audiometer

Merupakan alat elektronik pembangkit bunyi yang dipergunakan untuk mrngukur derajat ketulian. Alat elektronik ini dapat membangkitkan bunyi pada berbagai frekuensi dan dihubungkan dengan earphon. Pemeriksa menekan knop frekuensi tertentu sedangkan penderita mengacungkan

tangan tanda mendengar. Pada saat itu pemeriksa memberi tanda pada sebuah kartu yang telah ada frekuensi tertentu.

2.2. Gelombang Suara

2.2.1. Kecepatan Suara dan Panjang Gelombang

Pada ruangan yang mempunyai temperatur 68 ° F (20° C) kecepatan suara kira-kira 344 m / det. Kecepatan suara ini bertambah sesuai dengan pertambahan panas pada ruangan tersebut yaitu 1,1 ft / det / °fahrenheit. Panjang gelombang dinyatakan dengan :

$$\lambda = CT = \frac{C}{f} \dots\dots\dots 2.1$$

Dimana λ = Panjang Gelombang

C = Kecepatan Suara

T = Periode Gelombang

2.2.2. Pembagian frekuensi

a. Frekuensi antara 0-16 Hz (infrasound).

Frekuensi 0-16 Hz ini biasanya ditimbulkan oleh getaran tanah, getaran bangunan, maupun mobil truk. Vibrasi yang ditimbulkan oleh tryk mobil biasanya mempunyai frekuensi 1-16 Hz. Frekuensi lebih kecil dari 16Hz akan mengakibatkan perasaan yang kurang nyaman (discomfort), kelesuan (fatigue), kadang-kadang menimbulkan perubahan pada penglihatan.

b. Frekuensi 16-20 KHz (frekuensi pendengaran)

Dari hasil percobaan diperoleh kepekaan telinga terhadap frekuensi suara antara 16-4000 Hz. Nilai ambang rata-rata secara internasional terletak di daerah 1000 Hz, arti dari nilai ambang yaitu frekuensi yang berkaitan dengan ninau bunyi (dB) yang dapat didengar, misalnya pada frekuensi 30 Hz ninau bunyi harus 60 dB, untuk mendengar bunyi tersebut (60dB) berarti telinga seseorang harus 10^6 x lebih kuat pada nada 1000 Hz baru dapat mendengar suara tersebut dan berarti pula tekanan bunyinya harus 10^3 x lebih besar.

c. Frekuensi di atas 20000 Hz.

Frekuensi di atas 20000 Hz disebut ultrasonik / suara ultra. Frekuensi ini dalam bidang kedokteran dipergunakan dalam 3 hal yaitu pengobatan, destruktif / penghancuran dan diagnosis. Hal ini dapat terjadi oleh karena frekuensi yang tinggi mempunyai daya tembus jaringan-jaringan cukup besar.

2.2.3. Intensitas

Untuk menghitung intensitas suara perlu mengetahui energi yang dibawa oleh gelombang suara. Energi gelombang bunyi ada 2 yaitu : energi potensial dan energi kinetik. Intensitas gelombang bunyi (I) yaitu energi yang melewati medium 1 m^2 / detik atau watt / m^2 . Apabila dinyatakan dalam rumus maka :

Laporan Tugas Akhir

$$I = \frac{1}{2} \rho v A^2 (2 \pi f)^2 = \frac{1}{2} Z(A)^2 \dots\dots\dots 2.2$$

ρ = massa jenis medium (Kg/m^3)

v = kecepatan bunyi (m/detik)

$\rho \cdot v = Z =$ impedansi Akustik

A = maksimum Amplitudo atom-atom/molekul

f = frekuensi

$W = 2 \pi f =$ frekuensi sudut

Intensitas (I) dapat pula dinyatakan sebagai berikut ³ :

$$I = \frac{P_o^2}{2Z} \dots\dots\dots 2.3$$

P_o = perubahan tekanan maksimum (N/m^2)

2..4 Level dan Desibel

Setiap jarak dan tempat tertentu dari sumber bunyi mempunyai tekanan suara yang berbeda-beda. Tingkat tekanan suara ini disebut level. Sedangkan satuan sound pressure level ialah desibel (dB) didefinisikan sebagai berikut :

$$TI = 10 \log \frac{I}{I_o} \text{ dB} \dots\dots\dots 2.4$$

Dimana: TI = Taraf Intensitas bunyi (dB)

I = Intensitas bunyi yang diukur

I_o = Intensitas bunyi referensi = $1.10^{-16} \text{ W/cm}^2$

2.5 Paralel Port

Kanal Paralel Port adalah kanal yang telah tersedia pada komputer dan yang banyak sekali dipakai. Port ini sanggup melakukan pentransferan data hampir 9-bit atau 12-bit pada satu saat yang sama, sehingga hanya membutuhkan rangkaian eksternal yang minim untuk mengimplementasikan ke berbagai aplikasi. Komposisi dari port terdiri atas 4 buah jalur kontrol, 5 buah jalur status dan 8 buah jalur data. Port ini umumnya banyak dijumpai pada bagian belakang komputer menggunakan konektor jenis DB-25 betina.

Paralel port terakhir telah distandarisasi oleh IEEE 1284 sebagai standart pertama pada tahun 1994. Standart ini mendefinisikan 5 modus pengoperasian yang diantaranya adalah sebagai berikut:

1. Modus kompatibilitas
2. Modus Nible (4-bit)
3. Modus Byte (8-bit)
4. Modus ECP (Extended Capabilities Port)
5. Modus EPP (Enhanced Paralel Port)

Tujuannya adalah untuk merancang driver baru dan perangkat Kompatibel dengan yang lain dan juga kompatibel dengan Standart Paralel Port (SPP). Mode kompatibilitas, Nibble dan Byte digunakan hanya pada perangkat standart yang tersedia pada *adapter* paralel port bawaannya, sedangkan EPP dan ECP mode membutuhkan tambahan perangkat keras yang dapat berjalan dengan kecepatan yang lebih cepat, namun tetap cocok dengan mode SPP.

Modes kompatibilitas hanya dapat mengirim data satu arah dengan kecepatan sekitar 50 Kbyte per detik tetapi dapat juga mencapai di atas 150 Kbyte per detik. Pada penerimaan data, kita harus mengubah dalam mode Nibble atau Byte. Nibble dapat menerima input 4-bit pada arah terbalik. Mode Byte menggunakan fitur paralel dua arah meng-input-kan 1 byte data pada arah terbalik.


Pengembangan dan perluasan Paralel Port menggunakan tambahan perangkat keras untuk menghasilkan dan mengatur protokol *handshaking*. Guna mengeluarkan 1 byte ke printer harus disesuaikan mode-nya dalam perangkat lunak. Hal ini memberikan batas kecepatan tertentu pada port yang sedang berlangsung. Adapun prosedur handshaking yang harus dilakukan adalah sebagai berikut:

1. Kirim data 1 byte ke Data
2. Periksa apakah printer "busy", jika printer masih sibuk, maka tidak akan menerima data apapun.
3. Kirim sinyal "strobe" low. Hal ini memerintahkan printer bahwa ada data baru buatnya.
4. Membuat strobe high kembali setelah menunggu selama sekitar 5 mikro detik setelah "strobe" di-low-kan.

2.3.1. Hardware Properti

Pada tabel 2.2 menunjukkan konfigurasi pin-out dari konektor/terminal DB-25 pada paralel port. Tanda 'n' pada awalan nama sinyal digunakan untuk menandai bahwa sinyal tersebut aktif low. Sebagai contoh sinyal "nError" dimana sinyal tersebut akan menjadi low apabila terjadi kesalahan pada printer. Apabila nError high berarti tidak ada kesalahan pada printer.

Keluaran inverting berarti sinyal tersebut akan mengembalikan kondisi logika yang ditransfer oleh perangkat keras. Misalnya sinyal busy yang apabila mengeluarkan +5V (logika '1') akan mengisi ruang register status yang terbaca, kemudian akan menjadi '0' pada register tersebut.



Gambar 2.2

Pin Konektor DB-25 Pada Paralel Port

Sumber : _____ Interface the Standart Parallel Port, [http // www.senet.com.au/~cpeacock](http://www.senet.com.au/~cpeacock), hal 3

Tabel 2.1

Konfigurasi Pin-Out Konektor DB-25 pada port Paralel


Nomor	SPP Signal	Jenis	Register	Polaritas
1	nStrobe	Out	Control	Inverting
2	D0	In/Out	Data	Non Inverting
3	D1	In/Out	Data	Non Inverting
4	D2	In/Out	Data	Non Inverting
5	D3	In/Out	Data	Non Inverting
6	D4	In/Out	Data	Non Inverting
7	D5	In/Out	Data	Non Inverting
8	D6	In/Out	Data	Non Inverting
9	D7	In/Out	Data	Non Inverting
10	nAck	In	Status	Non Inverting
11	Busy	In	Status	Inverting
12	Paper-End	In	Status	Non Inverting
13	Select	In	Status	Non Inverting
14	nAuto-Linefeed	Out	Control	Inverting
15	nError	In	Status	Non Inverting
16	nInitialize	Out	Control	Non Inverting
17	nSelect-Printer	Out	Control	Inverting
18-25	Ground	Gnd		

Sumber : ____ Interface the Standart Parallel Port, [http // www.senet.com.au/~cpeacock](http://www.senet.com.au/~cpeacock), hal 3

Centronics adalah sebuah standart awal untuk pen-transferan data dari komputer ke printer. Kebanyakan printer menggunakan protokol handshake yang di-implementasi-kan menggunakan Standart Paralel Port pada kontrol perangkat lunak. Pada gambar 2.3 menunjukkan diagram dari protokol handshake.

Laporan Tugas Akhir

Data adalah yang pertama kali dikirim pada paralel port, maka komputer akan memeriksa untuk mengetahui jika printer sedang sibuk (busy), saat itu ditandai dengan busy menjadi low. Kemudian sinyal strobe diberikan low selama sekitar 1 mikro detik, lalu di-high-kan kembali. Data normalnya dibaca oleh printer atau periferal pada kondisi pulsa naik dari low-ke-high pada sinyal strobe. Printer akan mengindikasikan bahwa sedang sibuk menerima data, pernyataan ini sudah pasti dinyatakan printer melalui jalur busy. Sekali printer telah menerima data, maka ia akan menanggapi byte tersebut dengan pulsa transisi turun dari high-low sekitar 5 mikro detik pada jalur nAck (*acknowledge*).



Gambar 2.3 Centronics HandShake

Sumber : ____, *Interfacing the Standart Parallel Port*, [http // www.senet.com.au/~cpeacock](http://www.senet.com.au/~cpeacock), hal 4

2.3.2. Pengalamatan Port

Paralel port mempunyai 3 alamat port. Ketiga alamat tersebut ditunjukkan pada tabel 2.2 berikut ini.

Tabel 2.2 Alamat Port Paralel

Adres	Keterangan
3BCH-3BFH	Digunakan sebagai paralel port digabungkan dengan Video Card.
378H-37FH	Address LPT1
278H-27FH	Address LPT2

Alamat 3BCH adalah alamat paralel yang tergabung dalam Video Card pada sistem komputer terdahulu. Alamat ini sudah jarang sekali ditemukan karena pada saat ini jenis komputer baru telah merancang Video Card dan port paralel secara terpisah LPT1 adalah nama lain dari address 378H, sedangkan LPT2 adalah yang menandai alamat 278H. Kedua alamat tersebut selalu digunakan sebagai paralel port yang sangat umum sekali.

2.3.3. Standart Paralel Port (SPP)

Alamat port yang ada biasanya dinyatakan sebagai Data Port atau Data Register adalah secara sederhana digunakan untuk pengiriman data pada jalur data paralel port. Register ini saat normalnya sebagai port output. Jika port ini kita baca maka kita akan mendapatkan data dari yang sudah terkirim sebelumnya ke register ini. Namun bagaimana pun juga port ini adalah dua arah (*bi-directional*), kita dapat menerima data dari alamat ini juga. Data port ini juga dinyatakan sebagai alamat 378H (*base-0*).

Laporan Tugas Akhir

Status Port (*base+1*, 379H) merupakan port yang dapat dibaca atau menerima input dari luar saja. Pada tabel 2.3 ditunjukkan bahwa ada 2 bit data yang tidak digunakan yaitu bit 0 dan bit 1. Status Port ini sebenarnya hanya menggunakan 5 bit jalur input. Bit ke 7 digunakan sebagai pengecek sinyal busy, aktif low.

Tabel 2.3 Status Port

Base +1	Status Port	Read Only	Bit 7	Busv
			Bit 6	Acknowledge
			Bit 5	Paper Out
			Bit 4	Select In
			Bit 3	Error
			Bit 2	IRO (not)
			Bit 1	Reserved
			Bit 0	Reserved

Sumber : ____, **Interfacing the Standart Parallel Port**, [http // www.senet.com.au/~cpeacock](http://www.senet.com.au/~cpeacock), hal 7

Tabel 2.4 Control Port

Base +2	Control Port	WriteOnly	Bit 7	Unused
			Bit 6	Unused
			Bit 5	Enable bi-directional
			Bit 4	Select In
			Bit 3	Error
			Bit 2	IRQ (not)
			Bit 1	Reserved
			Bit 0	Reserved

Sumber : ____, **Interfacing the Standart Parallel Port**, [http // www.senet.com.au/~cpeacock](http://www.senet.com.au/~cpeacock), hal 7

Control Port (*base+2*) digunakan sebagai port output kendali printer. Ada 4 bit kontrol dapat digunakan yaitu Strobe, Auto Linefeed, Inialisasi dan select printer, yang kesemuanya memiliki polaritas ter-inverting kecuali sinyal Initialize. Printer tidak dapat mengirimkan sinyal untuk meng-inialisasi komputer, atau mengatakan pada komputer untuk mengirim sinyal auto linfeed. Bagaimanapun ke-4 output tersebut dapat juga digunakan sebagai input.

Pada bit 4 dan bit 5 adalah sebagai internal kontrol. Bit 4 akan memungkinkan IRQ (*Interrupt Request*) dan bit 5 akan memungkinkan penggunaan 8-bit data yang dikirim dalam dua arah. Jika bit 5 dibuat high maka arah Data Port adalah masuk atau sebagai Port Input. Sebaliknya jika bit 5 dibuat low maka arah Data Port menjadi keluar atau sebagai port output

2.4. Buffer Bidirectional 74HC573


74HC573 adalah sebuah piranti TTL (*Transistor-transistor Logic*) yang digunakan untuk menyimpan arus keluaran digital. IC ini terdiri dari 8 buah D Flip-Flop yang digunakan sebagai register. Seperti terlihat pada gambar 2.14 kedelapan Flip-Flop tersebut dapat dilatch melalui input *Latch Enable*(LE) dengan masukan pulsa transisi tinggi yaitu dari low-ke-high atau dari '0' ke '1'.

Pada gambar 2.13 dan gambar 2.14 menunjukkan bahwa IC ini memiliki 8 pasang jalur (jalur D dan jalur Q). Arah transisi data adalah dari

Laporan Tugas Akhir

D ke Q yang mana masing-masing jalur dapat dilumpuhkan menggunakan buffer *threestate*. Sebuah kontrol three-state dihubungkan secara bersama menggunakan sebuah sinyal kontrol OE (*Output Enable*). Untuk lebih jelasnya fungsi rangkaian 74HC573 dapat dilihat pada tabel kebenaran.


Sinyal Kontrol OE adalah sinyal aktif low, sehingga jika sinyal ini dibuat high maka jalur D ke jalur Q akan terkondisi *High-impedansi* atau hal ini juga berarti data tidak akan pernah dapat ditransmisikan oleh kedua jalur. Namun apabila sinyal OE dibuat low, maka kita dapat mengalir. Jika sinyal LE tidak terjadi perubahan transisi tinggi maka Q akan menyimpan data sebelumnya, sifat inilah yang disebut sebagai kondisi *latch*.



Gambar 2.4

Konfigurasi Pin 74HC573

Sumber : Philips Semiconductor, Desember 1990



Gambar 2.5

Rangkaian Internal 74HC573

Sumber : Philips Semiconductor, Desember 1990

Tabel 2.5

Tabel Kebenaran Fungsi Rangkaian 74HC573

FUNCTION TABLE

OPERATING MODES	INPUTS			INTERNAL LATCHES	OUTPUTS Q ₀ to Q ₇
	\overline{OE}	LE	D _N		
enable and read register (transparent mode)	L	H	L	L	L
	L	H	H	H	H
latch and read register	L	L	l	L	L
	L	L	h	H	H
latch register and disable outputs	H	L	l	L	Z
	H	L	h	H	Z


Notes

- H = HIGH voltage level
 h = HIGH voltage level one set-up time prior to the HIGH-to-LOW LE transition
 L = LOW voltage level
 l = LOW voltage level one set-up time prior to the HIGH-to-LOW LE transition
 Z = high impedance OFF-state

Sumber : Philips Semiconductor, Desember 1990

2.5 Konverter Digital ke Analog (DAC 0808)


Pada umumnya semua bentuk konverter digital ke analog akan menghasilkan suatu keluaran yang berupa arus dan tegangan yang merupakan bentuk hasil perkalian antara tegangan analog referensi dengan data digital tertentu (Multiplying D/A Converter).



Gambar 2.6
Digital to Analog Converter 0808
Sumber : National Semiconductor, Januari 1995

Karena konverter digital ke analog ini banyak macamnya, maka umumnya dipakai cara konversi dengan rangkaian resistor berbobot (*Binary Weighted Resistor*), dimana posisi dari bit digital yang diberikan akan menghasilkan besar arus tegangan yang sesuai bobot biner pada data digital. Didalam penerapannya, cara memakai harga tahanan bervariasi akan

menimbulkan kesulitan dalam memilih harga tahanan yang sesuai. Sehingga dipakai rangkaian tangga tahanan R-2R yang lebih sederhana.



Gambar 2.7

(a) dan (b) Blok Diagram DAC 0808

Sumber : National Semiconductor, Januari 1995

Dalam perancangan digunakan DAC 0808 yang merupakan konverter digital analog yang memakai metode konversi rangkaian tangga resistor R-2R. Blok diagram dari DAC 0808 ditunjuk pada gambar 2.8.(a).

Rangkaian yang umumnya digunakan seperti pada Gambar 2.8.(b). Tegangan keluaran V_{out} sangat dipengaruhi oleh ketelitian dan kestabilan catu daya referensi, tahanan pengaturannya, dan tahanan umpan balik pada penguat operasional pengubah arus tegangan (menentukan linieritas perbandingan tegangan keluarannya) hal ini dilihat rumusan V_{out} yang diberikan:

Laporan Tugas Akhir


$$V_{out} = \frac{V_{ref}}{R_{14}} \left(R_4 \right) \frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \dots\dots\dots 2.5$$

Tahanan R₁₅ biasa dipasang hanya untuk menaikan ketelitian dan mengatasi hanyutan karena pengaruh suhu, biasanya diberikan 1kΩ. Kapasitor pada kaki 16 dipakai sebagai kapasitor kompensasi, harganya naik seiring dengan naiknya tahanan R₁₄. Untuk R₁₄ = 1kΩ, 5kΩ, harga kapasitor = 10pf, 37pf an 75pf.

2.6 Penguat Operasional (Op-Amp)

2.6.1. Penguat Membalik

Penguat membalik (Inverting Amplifier) ditunjukkan pada Gambar 2-2, dimana sinyal masukan diumpankan pada sambungan (masukan membalik).



Gambar 2.8

Penguat membalik (Inverting Amplifier)

$$I_f = -\frac{V_{out}}{R_f} \dots\dots\dots 2.6$$

$$I_{in} = I_f$$

$$-\frac{V_{in}}{R_{in}} = -\frac{V_{out}}{R_f} \dots\dots\dots 2.7$$


Dengan menyusun kembali persamaan ini, diperoleh :

$$-\frac{V_{out}}{V_{in}} = -\frac{R_f}{R_i}$$

$$A_v = -\frac{R_f}{R_i} \dots\dots\dots 2.8$$

2.6.2. Penguat Tak Membalik

Dalam Konfigurasi ini, umpan balik yang dipergunakan. Diberikan pada masukan membalik, tetapi tegangan masukan diberikan pada masukan tak membalik, seperti pada gambar 2-3.



Gambar 2.9
Penguat Tak Membalik

Resistor-resistor R_f dan R_{in} membentuk jaringan pembagi resistif untuk memberi tegangan umpan balik (V_A) yang diperlukan pada masukan membalik. Tegangan umpan balik V_A dibentuk pada R_{in} . Karena tegangan pada masukan membalik cenderung menyamai masukan tak membalik, maka untuk praktisnya diambil :

$$V_{in} = V_A$$

$$V_A = \frac{R_m}{R_f + R_m} V_{out} \dots\dots\dots 2.9$$


$$\frac{V_A}{V_{out}} = \frac{R_m}{R_f + R_m}$$

$$\frac{V_{out}}{V_A} = \frac{R_f + R_m}{R_m}$$

$$A_v = \frac{R_f}{R_m} + 1 \dots\dots\dots 2.10$$

2.6.3. Pengikut Tegangan

Pengikut tegangan adalah rangkaian yang mempunyai penguatan tegangan satu, impedansi masukan yang cukup tinggi dan impedansi keluaran yang rendah. Ciri-ciri ini membuat rangkaian sangat baik untuk menjodohkan sumber impedansi tinggi dengan impedansi rendah.




Gambar 2.10

Pengikut Tegangan

Menjodohkan sumber impedansi tinggi dengan beban impedansi rendah .

$$A_v = \frac{R_f}{R_m} + 1$$


$$A_v = 1 \dots \dots \dots 2.11$$



Gambar 2.11

Internal Blok Diagram LM741

Sumber : Fairchild semiconductor



Gamabr 2.12

Schematic Diagram LM741

Sumber : Fairchild semiconductor

2.7. Voltage Controlled Oscilator (VCO)

Voltage Controlled Oscilator merupakan sebuah oscilator yang frekuensi keluarannya ditentukan oleh tegangan masukan. Dengan demikian untuk tegangan masukan tertentu akan menghasilkan nilai frekuensi tertentu pula yang stabil.

Di dalam prakteknya pemilihan suatu VCO yang harus diperhatikan adalah:

1. Kestabilan fasa
2. Jangkauan Kontrol yang lebar.

Laporan Tugas Akhir

Komponen yang digunakan adalah IC Linier 8038 yang merupakan IC pembangkit gelombang sinus, kotak, segitiga atau gelombang pulsa dengan penggunaan komponen eksternal minimum. Jangkauan Frekuensi yang dihasilkan mulai dari 0,001-300 KHz, dengan menggunakan cara mengatur resistor dan kapasitor eksternal atau menggunakan tegangan eksternal.

Dalam pemilihan R_A , R_B dan C harus didasarkan atas pengoperasian optimal dari IC VCO ini. Pemakaian arus (I) kurang dari $1\mu A$ dan lebih dari 5 mA tidak diperbolehkan karena akan menghasilkan kesalahan yang cukup besar. Penentuan nilai R_A atau R_B dapat ditentukan dengan rumus:

$$I = \frac{0,22(V^+ - V^-)}{R_A} \dots\dots\dots 2.12$$

Pemilihan nilai kapasitor eksternal didasarkan atas batas output frekuensi maksimum yang dapat dicapai dengan kombinasi rangkaian RC.


Duty Cycle sebesar 50% dapat tercapai apabila hanya R_A sama dengan R_B . Apabila pin 7 dan pin 8 dihubungkan dengan harga R_A sama dengan R_B , maka frekuensi dapat ditentukan dengan rumus:

$$F = \frac{0.33}{RC} \dots\dots\dots 2.13$$

Frekuensi juga dapat diatur dengan memberikan tegangan DC pada pin 8 mulai dari V^+ sampai dengan $(1/3 V_{supply} - 2)$


Laporan Tugas Akhir

Amplitudo gelombang sinus yang dihasilkan pada berbagai frekuensi adalah tetap. Konfigurasi pin ICL 8038 dapat dilihat dalam gambar



Gambar 2.13 Konfigurasi Pin ICL8038

Sumber : Intersil, April 2001




Gambar 2.14 Function Diagram ICL 8038

Sumber : Intersil, April 2001

2.8 74 HC 4066


IC ini merupakan guard analog switch yang berfungsi sebagai pemilih atau penentu tegangan yang akan dikeluarkannya dengan jalan memberikan tegangan pada pin atau kaki controlnya masing masing. Pin IC ini terdiri dari 4 pin input, 4 pin output, 4 pin control, vcc, dan ground. Sehingga ic ini dapat digunakan sebagai saklar. Gambar diagram blok dan schematic IC 74HC4066 tampak sebagai berikut:



Gambar 2.15

Diagam Blok 74HC4066

Sumber : Fairchild semiconductor, Februari 2005




Gambar 2.16

Schematic Diagram

Sumber : Fairchild semiconductor , Februari 2005

2.9 Push Button

Push button adalah sebuah micro switch yang digunakan sebagai pemberi sinyal pada suatu perangkat elektronik. Tegangan yang dihasilkan atau tegang output dari push button sesuai dengan Vcc yang diberikan padanya, jadi push button berfungsi sebagai penghubung antara rangkaian elektronik dan Vcc apabila push button tersebut ditekan.



Gambar 2.17 Push button



Gambar 2.18 Schematic Push button

... ..
... ..
... ..
... ..
... ..

... ..
... ..
... ..
... ..
... ..


... ..
... ..
... ..
... ..
... ..

... ..
... ..
... ..
... ..
... ..

2.10 Earphone

Earphone adalah pengubah besaran tegangan menjadi bunyi yang memiliki intensitas, besarnya intensitas bunyi dari earphone tergantung pada besarnya tegangan yang masuk pada earphone tersebut. Earphone sangat banyak jenis dan modelnya, dibedakan dari kapasitas intensitas yang dikeluarkan, kapasitas frekwensi yang sanggup di kirimkan, dan besarnya impedansi dari earphone tersebut bermacam-macam.

Disini kami memakai earphone jenis membran yang memiliki impedansi 32Ω , intersitas suara yang dapat disampaikan antara 0-110 dB, dan memiliki frekwensi yang dapat dikirimkan antara 20Hz-20KHz.



Gambar 2.19 Jenis earphone membran

(a) model earphone membran (b) Scematic Earphone

Sumber : National Semikonduktor, April 2006


BAB III
PERANCANGAN SISTEM

Dalam bab ini, akan dibahas perencanaan peralatan yang meliputi perencanaan perangkat keras (*hardware*) dan perangkat lunak (*software*). Perangkat keras yang dimaksud adalah rancangan rangkaian elektronik beserta komponen yang digunakan. Rangkaian elektronik yang dimaksud meliputi rangkaian buffer three-state yang menghubungkan seluruh peralatan dengan PC melalui port paralel LPT-1.

Sedangkan pembahasan perangkat lunak yang meliputi inisialisasi LPT-1 untuk menentukan modus transfer data dan fungsi setiap port yang telah dimekarkan.

3.1 Perancangan Perangkat Keras

Diagram blok sistem sebagai berikut :



Gambar 3.1 Diagram Blok Sistem

Laporan Tugas Akhir

Dari gambar blok diagram 3-1 dapat dijelaskan cara kerjanya sebagai berikut:

1. **PC** berfungsi sebagai pengontrol dan mengirim data untuk menghasilkan frekwensi yang di inginkan juga sebagai tampilan hasil pemeriksaan.
2. **Buffer pemekaran port paralel** digunakan untuk memekarkan port paralel yang biasanya hanya 1 port bisa dimekarkan menjadi 3 port yang terdiri dari 8 bit.
3. **DAC** disini berfungsi untuk merubah data digital yang dikirim oleh PC menjadi tegangan DC.
4. **VCO** akan merubah tegangan DC yang dihasilkan oleh DAC dan menghasilkan hasil nada/ sinyal sinusoida.
5. **Pengontrol Intensitas Bunyi** untuk mengontrol intensitas bunyi yang dikehendaki dengan menggunakan penguat tegangan (Op-Amp).
6. **Earphone** Mengeluarkan bunyi yang telah diolah dan dihasil pada rangkaian VCO dan Penguat tegangan sehingga dapat didengar oleh pasien.
7. **Tombol Respon** digunakan untuk memberikan tanda atau kode bahwa pasien telah mendengar atau tidak mendengar lagi bunyi yang dikirimkan ketelinganya.

Prinsip Kerja Rangkaian :

Alat ini bekerja dengan cara mengubah data yang dikirimkan PC berupa data binari 8 bit melalui paralel port (DB25). Karena port data pada paralel port ini hanya terdiri dari 8 bit saja, sedangkan pada perancangan alat ini membutuhkan 18 bit data untuk itu perancang berusaha menjadikan port

tersebut sesuai kebutuhan, dengan cara memekarkan port data tersebut menjadi 18 bit menggunakan IC 74hc573 sebagai IC buffer. Kemudian data pada port 1 hasil pemekaran port digunakan untuk inputan binari pada DAC 0808 yang akan dirubah menjadi tegangan DC, kemudian tegangan DC outputan dari DAC menjadi inputan pada VCO (Voltage Control Oscillator) ICL 8038 yang akan dirubah menjadi sinyal frekwensi yang besarnya sesuai dengan tegangan DC yang menjadi inputan, kemudian frekwensi yang dihasilkan dikuatkan oleh op-amp, untuk menentukan intensitas yang diinginkan perancang menggunakan IC CMOS 4066 yang digunakan sebagai guard analog swicth untuk menyeleksi Ri op-amp untuk menentukan intensitas bunyi yang dikirim ke earphone, perancang juga menggunakan IC CMOS 4066 untuk menentukan earphone kanan atau kiri yang berbunyi. Sedang tombol respon digunakan untuk menyampaikan informasi pada PC bahwa pasien telah mendengar bunyi dengan cara menekan tombol dan tampilan PC akan memberikan tanda pada grafik yang ada.

3.1.1 Pemekaran Port Paralel


3.1.1.1 Perancangan Unit Buffer Latch

Pada gambar 3.3 memperlihatkan 3 buah port output yang dibentuk menggunakan 3 buah IC latch 74HC573. Data yang dikirim melalui Data Port 378H disimpan dalam register internal 74HC573 dengan jalan membuat pulsa transisi tinggi dan low-ke-high pada masing-masing jalur

Laporan Tugas Akhir

latch-nya (LE-1, LE-2 dan LE-3). Ketiga sinyal tersebut disalurkan melalui Saklar On-Off.

Data yang semula berasal dari satu port saja (Data Port) kini sudah dapat kita mekarkan menjadi 3 port yang diberi nama Port-1, Port-2 dan Port-3. Masing-masing port memiliki lebar data sebanyak 8 bit. Misalkan data dari Data Port yang dikirim ke Port-1 maka data yang semula terkirim di port tersebut kita latch dengan mengaktifkan pulsa LE-1. Begitu pula hal ini juga terjadi pada Port-2 dan Port-3 yang di-latch melalui sinyal LE-2 dan LE-3.



Gambar 3.2

Rangkaian Skematik Unit Buffer Latch

Ketiga jalan masuk OC (*Output Control*, atau senada dengan *Output Enable*) pada masing-masing register latch dihubungkan ke ground agar

supaya jalur D dapat mengeluarkan data ke jalur Q. Sedangkan jalan masuk C tidak lain adalah masukan *Latch Enable* yang berfungsi sebagai sebuah grendel pintu bagi data yang tersimpan dalam register latch.

Apabila sebuah karakter (8-bit) telah di-latch pada salah satu Port maka apabila terjadi pengiriman karakter yang lain pada Port yang lain, maka hal ini tidak akan membuat data yang sudah ada pada port yang sebelumnya berubah. Kejadian inilah yang menandakan bahwa data-data yang dikeluarkan disimpan dalam register. Dan bilamana data tersebut terkirim pada perangkat luar (misalnya, DAC) maka saat Data Port 378H tidak lagi bekerja pada port yang bersangkutan, karena adanya sifat yang mirip memori, maka perangkat luarnya pun akan tetap terkondisi dengan data yang tersimpan.

3.1.1.2 Alur Kerja Port


Berikut ini adalah prosedur pewaktuan (timing) dari gambar 3.5 untuk mengaktifkan ke-tiga port yang telah dimekarkan dari Data Port LPT1.

1. T1, adalah waktu dimana Data Port mengirimkan data 5AH ke Port1 dengan memberikan Pulsa LE-1.
2. T2, adalah waktu dimana Data Port mengirimkan data BCH ke Port2 dengan memberikan pulsa LE-2.
3. T3, adalah waktu dimana Data Port mendapatkan data A0H ke Port3 dengan memberikan pulsa LE-3.

Laporan Tugas Akhir

Yang perlu diperhatikan pada gambar pewaktuan tersebut, bahwa pewaktuan yang terjadi mulai T1 sampai dengan T3 pada pemakaiannya kelak tidak baku. Maksudnya, kita dapat mengakses ke-tiga port tersebut secara acak namun ada satu ketentuan yang harus dibuat sebagai kondisi yang tidak syah. Yaitu bilamana ada dari satu port yang aktif secara bersamaan.

Ketidak Syah-an tersebut sudah barang tentu telah disesuaikan dengan kondisi saluran I/O pada Data Port 378H, dimana tidaklah mungkin kedelapan bit yang diparalelkan ke beberapa port harus dibentrokkan dengan jalan mengaktifkan lebih dari satu port. Yang menjadi syah dalam aturan main ini adalah jika ada salah satu port yang aktif yang lain harus 'bungkam'.



Gambar 3.3

Pewaktuan Kontrol Port

3.1.2 Perancangan DAC 0808

Perangkat ini berfungsi untuk merubah data digital dari PC untuk dijadikan data analog yang mempunyai jangkauan 0 – 10 Volt. Sehingga dalam perancangan ini diperlukan tegangan sebesar 12V pada pin V_{ref} . Tegangan Referensi ini diperlukan sebagai penentu arus referensi. Pada lembar data IC tertera bahwa arus keluaran untuk input digital 11111111 adalah antara 1,9 mA sampai dengan 2,1 mA.

Pemberian arus referensi haruslah sama dengan nilai arus keluaran. Untuk perancangan ini diberikan arus referensi sebesar 2mA. Jadi R pada pin V_{ref} dapat dihitung sebagai berikut :

$$R_{ref} = V_{ref} / I_{ref} \dots\dots\dots 3.1$$

$$R_{ref} = 12 / 0,002$$

$$R_{ref} = 6000 = 6 K$$

Keluaran dari DAC adalah arus dengan polaritas negatif, yang dapat dihitung dengan rumus :

$$I_o = -k \left(\frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \frac{D_4}{16} + \frac{D_3}{32} + \frac{D_2}{64} + \frac{D_1}{128} + \frac{D_0}{256} \right) \dots\dots\dots 3.2$$

$$\text{Dengan } k = \frac{V_{ref}}{R_{ref}} \dots\dots\dots 3.3$$

Untuk keluaran maksimal dari DAC (dengan data 11111111) maka I_o adalah :


$$\begin{aligned} I_o &= -2.10^{-3} \left(\frac{1}{2} + \frac{1}{4} + \frac{1}{8} + \frac{1}{16} + \frac{1}{32} + \frac{1}{64} + \frac{1}{128} + \frac{1}{256} \right) \\ &= -2.10^{-3} 0.99609 = -1.99218.10^{-3} A \end{aligned}$$

Laporan Tugas Akhir

Sehingga untuk mendapatkan tegangan skala penuh (+10 Volt) diperlukan sebuah penguat dengan konfigurasi inverting dengan nilai R_f dapat dihitung sebagai berikut :

$$R_f = \frac{V_{out}}{I_{out}} \dots\dots\dots 3.4$$
$$= \frac{10}{1.99218 \cdot 10^{-3}} = 5019,62 \Omega = 5.1 \text{ K}\Omega$$

Karena resistor 5K sulit untuk didapatkan maka perancang menggunakan resistor 10K yang diparelel sehingga didapatkan resistor sebesar 5K sebagai R_f .



Gambar 3.4
Rangkaian DAC

3.1.3 Perancangan VCO (Voltage Control Oscillator)

Untuk membangkitkan sinyal digunakan ICL 8038. Dalam pengoperasiannya IC ini membutuhkan komponen eksternal yaitu dua buah, R eksternal (R_4 dan R_5) serta kapasitor eksternal (C) dengan tegangan operasional +15V dan -5V.

Perubahan frekwensi dapat diatur dengan memberikan tegangan DC eksternal (tegangan sweeping) pada pin 8. Tegangan sweeping yang dilewatkan pada pin 8 mulai dari V_+ sampai dengan $(1/3 V_{supply} - 2)$.

Dalam pemilihan R_4, R_5 dan C harus didasarkan atas pengoperasian optimum dari IC VCO ini. Untuk pengoperasian optimum, arus (I) yang mengalir pada pin 4 dan 5 berkisar antara $1\mu A$ sampai dengan 5mA. Pemakaian arus kurang dari $1\mu A$ dan lebih dari 5mA tidak diperbolehkan karena akan menghasilkan kesalahan yang cukup besar. Direncanakan arus (I) yang mengalir sebesar 1,1 mA, dengan V_+ sebesar 15 V dan V_- sebesar -5 V sehingga sesuai dengan persamaan.

$$I = \frac{0,22(V^+ - V^-)}{R_4} \dots\dots\dots 3.6$$

Sehingga R_4 dapat hitung dan diketahui besarnya :

$$R_4 = \frac{0,22(15 - (-5))}{1,1mA}$$

$$R_4 = 4K\Omega$$

Karena $4K\Omega$ sulit untuk didapatkan maka dipilihlah resistor yang mendekati, dengan nilai R_4 dan R_5 sebesar $4,7 K\Omega$

Laporan Tugas Akhir

Pemilihan nilai kapasitor eksternal didasarkan atas batas output frekwensi maksimum yang dapat dicapai dengan kombinasi rangkaian RC.

Rangkaian nilai dari R_4 sama dengan R_5 , dan frekwensi maksimumnya adalah 20 KHz maka nilai C dapat ditentukan sesuai dengan persamaan.

$$F = \frac{0,33}{RC} \dots\dots\dots 3.7$$

Maka C dapat dihitung dan diketahui besarnya :

$$C = \frac{0,33}{20000 \times 4700} = 3,5nF$$


Karena 3,5nF sulit didapatkan dipasaran maka perancang menggunakan C yang mendekati, dengan nilai 3.3nF

Pembangkitan frekwensi maksimum sampai frekwensi minimum dapat ditentukan dengan cara memberikan tegangan sweeping (V sweep) pada pin 8. Tegangan supply (Vsupply) adalah total tegangan supply dari V_+ ke V_- pada perancangan ini, total tegangan supply adalah 20V. Jangkauan tegang Vsupply yang diberikan disesuaikan dengan ketentuan pada data sheet

$$(V_+ > V_{sweep} > 1/3 V_{supply} -2)$$

$$(15V > V_{sweep} > 4,6V)$$

Untuk mendapatkan gelombang sinus yang baik dapat diatur melalui pin 12, dengan memberikan resistor yang dihubungkan ke tegangan supply negatif berdasarkan data sheets sinus sudah tampak baik, ketika R_6 yang terhubung ke V_- sebesar 82 K Ω . Rangkaian tampak seperti gambar dibawah ini:



Gambar 3.5

Rangkaian VCO (Voltage Control Oscilator)

3.1.4 Rangkaian Penguat Tegangan

Blok diagram pengaturan tegangan merupakan suatu rangkaian penguat atau pelemah sehingga output dari VCO (Voltage Control Oscilator) dapat didengar oleh telinga dengan mengatur besarnya tegangan keluaran yang akan dimasukkan ke earphone. Earphone akan mengubah besaran tegangan menjadi bunyi yang memiliki intensitas. Besarnya intensitas bunyi dari earphone tergantung pada besarnya tegangan yang masuk pada earphone. Rangkaian intensitas ini terbentuk dari rangkaian dasar op-amp sebagai penguat.

Taraf intensitas bunyi (TI) atau yang dikenal dengan sound pressure level (spl) ialah logaritma perbandingan antara intensitas bunyi dengan intensitas ambang, dirumuskan:

Laporan Tugas Akhir

$$TI = 10 \log \frac{I}{I_0}, \text{ dengan } I_0 = 1,10^{-16} \text{ W/cm}^2 \dots\dots\dots 3.8$$

Dengan : TI = taraf intensitas bunyi (dB)

I = Intensitas bunyi yang diukur

Intensitas Bunyi (I) adalah jumlah energi bunyi yang menembus tegak lurus bidang seluas satu satuan luas tiap detik , dirumuskan:

$$I = \frac{P}{A} \dots\dots\dots 3.9$$

P = energi bunyi (watt)


A = luas bidang (cm²)

Satuan luas media penyebaran suara sama dengan persamaan luas bola seperti dalam gambar 3.7 yang dirumuskan dengan :

$$A = 4\pi r^2 \dots\dots\dots 3.10$$

Dengan : $\pi = 3,141592$

r = Jari-jari lingkaran (cm²)



Gambar 3.6 Penyebaran Suara

Laporan Tugas Akhir

Energi atau daya juga dirumuskan dengan:

$$P = \frac{V^2}{R} \dots\dots\dots 3.11$$

Dengan : V = Tegangan (Volt)

R = Resistor (Ω)

Jarak antara earphone dengan detektor suara atau dengan dengan gendang telinga adalah sebesar 0,002 m, sehingga didapatkan luas sesuai dengan persamaan 3.10

$$A = 4\pi r^2$$

Maka :

$$A = 4\pi(2)^2 = 50,265 \text{ cm}^2$$

Untuk mendapatkan intensitas bunyi sebesar 60 dB, sesuai dengan persamaan 3.8

$$TI = 10 \log \frac{I}{I_0},$$

Maka:

$$60 = 10 \log \frac{I}{1.10^{-16}}, \text{ sehingga nilai } I = 1.10^{-10}$$

Dengan diketahuinya nilai intensitas bunyi dan luas media bunyi maka besarnya daya dapat dihitung sesuai dengan persamaan diatas sehingga didapatkan nilai daya (P) sebesar $5,0265.10^{-9}$ W. Impedansi earphone sebesar 32Ω sehingga tegangan yang mengalir pada earphone dapat dihitung sesuai dengan persamaan

Laporan Tugas Akhir

$$\begin{aligned} V &= \sqrt{PR} \dots\dots\dots 3.12 \\ &= \sqrt{5,0265 \cdot 10^{-9} \times 32} \\ &= 4,01 \cdot 10^{-4} V \end{aligned}$$

Sehingga untuk intensitas bunyi sebesar 60 dB tegangan yang mengalir melalui earphone sebesar 0,401 mV.

Tegangan amplitudo dari VCO (Voltage Control Oscilator) adalah sebesar 4,250 V_{pp} atau sama dengan 1,502 V_{rms}, sehingga pengeluaran dapat dihitung sesuai dengan persamaan 2.8

$$A_v = \frac{V_o}{V_{in}} = \frac{0,000401}{1,502} = 0,000267$$

Pada perancangan pengatur intensitas ini op-amp difungsikan sebagai pelemah (attenuator). Dengan mengetahui A_v , kita dapat menentukan R_f dan R_1 . Ditentukan R_f bernilai 100Ω, sehingga R_1 dapat dihitung sesuai dengan persamaan 2.8.

$$\begin{aligned} A_v &= -\frac{R_f}{R_1} \\ R_1 &= -\frac{R_f}{A_v} \\ R_1 &= -\frac{100}{0,000267} = 375 K\Omega \end{aligned}$$

Untuk pemilihan masing-masing R_1 pada kondisi taraf intensitas tertentu digunakan IC CMOS 4066 yang terhubung dengan paralel port, IC CMOS 4066 ini merupakan guard analog switch.


Dalam op-amp ini masukan ditambah kapasitor seri C_3 . Kapasitor ini memiliki fungsi menahan setiap sinyal DC yang datang dari tahapan

Laporan Tugas Akhir

sebelumnya yang turut diperkuat sehingga rangkaian akan dibawa ke satu level tegangan DC (bukan nol) yang tidak dikehendaki. Keadaan ini dapat menyebabkan penguat masuk kedalam saturasi dan terdistorsi ketika diberikan masukan sinyal audio, nilai kapasitor ini adalah $47 \mu\text{F}/16 \text{ V}$.

Pada sisi output dari pengatur tegangan ini terhubung ke earphone yang sebelumnya juga terhubung ke IC 4066 untuk menyeleksi earphone yang aktif.

Op-amp yang digunakan adalah LM741 yang digunakan sebagai pengatur audio. Gambar dari perencanaan rangkaian pengatur tegangan ini dapat dilihat pada gambar




Gambar 3.7

Rangkaian Control Intensitas bunyi Dan Penguat

3.1.5 Perancangan Tombol Respon

Tombol Disini digunakan sebagai pemberi informasi pada PC apabila tombol ini ditekan maka menandakan adanya respon pada telinga pasien, apakah mulai mendengar bunyi ataukah sudah tidak mendengar bunyi lagi. Sehingga pemeriksa dapat mengetahui pada intensitas berapa pasien dapat mendengarkan dan tidak dapat dapat mendengar lagi.




Gambar 3.8 Tombol Respon

3.2 Perancangan Perangkat lunak (*Software*)


Perangkat lunak ini dibuat dengan bahasa pemrograman *Borland Delphi* yang bekerja dibawah sistem operasi *Windows 2000*. Dipilihnya bahasa ini agar didapatkan kemudahan dalam penggunaannya.

Sebelum membuat perangkat lunak, terlebih dahulu dibuat diagram alir (*flowchart*) dari proses yang akan dibuat supaya memudahkan dalam pembuatan perangkat lunak (*software*). Berikut ini adalah digram alir dari *software* yang dirancang.


Diagram Alir Software



Gambar 3.9 Flowchart Software



Gambar 3.10 Flowchart sistem pengujian 1



Gambar 3.11 Flowchart sistem pengujian 2

BAB IV

PENGUJIAN DAN ANALISA

Pada bab ini membahas cara pengujian dan analisa dari alat yang dirancang, sehingga dapat diketahui apakah alat tersebut dapat bekerja sesuai dengan yang telah direncanakan. Dalam rangka pengujian alat tersebut diuraikan percobaan yang dilakukan untuk mengetahui respon dari keseluruhan alat yang telah dirancang.

Untuk mengetahui kemampuan alat dan sistem kerja sesuai dengan program yang telah dibuat maka dilakukan pengujian pada alat dan sistem kerja alat dengan prosedur pengujian sebagai berikut:

4.1. Pengujian rangkaian sistem

Tujuan pengujian yang dilakukan terhadap sistem adalah sebagai berikut:

1. Mengetahui kerja rangkaian Buffer pemekaran Port Paralel
2. Mengetahui kerja rangkain DAC
3. Mengetahui kerja rangkaian VCO (Voltage Control Oscillator)
4. Mengetahui kerja rangkaian pengontrol Intensitas bunyi
5. Mengetahui kerja rangkaian tombol respon.

4.1.1 Pengujian Rangkaian Buffer Pemekaran Port Paralel

➤ Tujuan

Pengujian rangkaian Buffer ini bertujuan mengetahui apakah port paralel yang biasanya hanya terdiri dari 1 port data bisa dimekarkan menjadi 3 port data yang dapat dikontrol dan ditentukan port mana yang akan dirubah outputnya.


Pengujian rangkaian Buffer ini dilakukan sebagai berikut:

➤ Peralatan yang digunakan


1. Rangkaian Buffer yang akan diuji
2. Rangkaian LED
3. Catu daya 5 Volt

➤ Prosedur Pengujian

1. Menyusun rangkaian Pengujian Buffer seperti pada gambar dibawah ini.



Gambar 4.1 Rangkaian Buffer Latch




Gambar 4.2 Tampilan Labview software PC

2. Menghubungkan rangkaian Buffer dengan catu daya 5 Volt.
3. Melakukan pengamatan output 8 bit (LED) pada masing-masing port yang telah dimekarkan sebagai outputan data dari PC.

Tabel 4.1. Data Hasil Pengujian Rangkaian Buffer

Desimal	Port	Lacth	Output port hasil pemekaran							
1	Port1	0	0	0	0	0	0	0	0	1
	Port2	1	0	0	0	0	0	0	0	0
	Port3	1	0	0	0	0	0	0	0	0
2	Port1	1	0	0	0	0	0	0	0	1
	Port2	0	0	0	0	0	0	0	1	0
	Port3	1	0	0	0	0	0	0	0	0
3	Port1	1	0	0	0	0	0	0	0	1
	Port2	1	0	0	0	0	0	0	1	0
	Port3	0	0	0	0	0	0	0	1	1
4	Port1	0	0	0	0	0	0	1	0	0
	Port2	0	0	0	0	0	0	1	0	0
	Port3	0	0	0	0	0	0	1	0	0



Gambar 4.3 Gambar Timing Buffer

➤ Analisa hasil pengujian

Dari tabel 4-1 diatas maka dapat diketahui data 8 bit yang dikeluarkan oleh PC melalui port paralel dapat dimekarkan menjadi 3 port atau lebih sesuai dengan kebutuhan menggunakan IC 74HC573. Apabila IC ini diberikan logik high pada pin lachnya maka data yang telah masuk akan disimpan dan dikunci sehingga apabila apabila ada data yang masuk tidak akan merubah data yang ada, sedangkan apabila lachnya diberi logik low maka data lama akan berubah menjadi data baru.

Led yang dipasang untuk menentukan data yang dikeluarkan masing-masing port dalam bentuk bilangan binari 8 bit. Apabila logika high "1" maka lampu menyala sedangkan jika logika low "0" lampu akan padam

4.1.2. Pengujian DAC 0808

➤ Tujuan


Untuk mengetahui tegangan DC yang dihasilkan dengan memasukkan data binari yang dikirim PC apakah telah sesuai dengan hasil perhitungan yang dilakukan.

➤ Peralatan yang digunakan

1. Rangkaian DAC yang akan diuji
2. Multimeter digital
3. Catu daya +12V, -12V, +5V

➤ Prosedur pengujian

1. Membuat rangkaian dipswitch 5V untuk mengetahui perubahan V_o dari DAC dengan memberikan data masukan dari 00 sampai FF.
2. Menyusun rangkaian pengujian seperti ditunjuk dalam gambar 4.3




Gambar 4.4 Rangkaian Pengujian DAC 0808

3. Menghubungkan catu daya dengan rangkaian DAC dan dipswitch
4. Menghubungkan multimeter dengan V output DAC
5. Menjalankan rangkaian pengujian DAC
6. Mengamati tegangan output DAC dan membandingkannya dengan hasil perhitungan

➤ **Analisa hasil pengujian**

Hasil Pengukuran dan perhitungan dapat dilihat dalam lampiran 1 terdapat sedikit perbedaan antara hasil pengujian dan perhitungan disebabkan karena resistor memiliki nilai toleransi. Gambar 4.4 menunjukkan bahwa tegangan keluaran DAC linier.



Gambar 4.5

Gambar Linieritas Vo DAC 0808

Tabel 4.2

Data Hasil Perhitungan dan Pengukuran Vo DAC

Data Output PC	Vo DAC Perhitungan	Vo DAC Pengukuran	Error %
01	0.039	0.0391	0.25641
15	0,585	0,588	0,51020
2A	1.64	1.645	0.303951
3F	2.46	2.47	0.404858
54	3.281	3.29	0.273556
69	4.101	4.11	0.218978
7E	4.921	4.93	0.182556
A8	6.562	6.58	0.273556
D2	8.203	8.22	0.206813
FF	9.961	9.981	0.200381

Didapatkan prosentase error dari data binari FF adalah :

$$\begin{aligned} \%kesalahan &= \frac{\text{selisih pengukuran dan perencanaan}}{\text{nilai perencanaan}} \times 100\% \\ &= \frac{9.981V - 9.961V}{9.961V} \times 100\% \\ &= \frac{0.02}{9.961V} \times 100\% \\ &= 0,2\% \end{aligned}$$

Sedangkan untuk prosentase error dari data yang dihasilkan DAC adalah :

$$\%Error = \frac{\Sigma \%error}{\Sigma data} = \frac{2,62\%}{10} = 0,262\%$$

Jadi didapatkan prosentase error dari hasil perhitungan dan pengukuran yang dilakukan pada output DAC didapatkan error sebesar 0,262%

4.1.3 Pengujian Rangkaian VCO (Voltage Control Oscillator)

➤ Tujuan


Untuk mengetahui sinyal murni yang merupakan outputan dari ICL 8038 dengan cara memberikan tegangan input pada IC untuk mengontrol besarnya sinyal output.

➤ Peralatan yang dipergunakan

1. Rangkaian tegangan Variabel
2. Rangkaian VCO (Voltage Control Oscillator) yang akan diukur
3. Multimeter
4. Oscilloscop

➤ Prosedur Pengujian

1. Menyusun rangkaian seperti pada gambar 4.5




Gambar 4.6 Rangkaian pengujian VCO (Voltage Control Oscillator)

2. Menghubungkan VCO dengan catu daya dan pencatu daya variabel
3. Menghubungkan pencatu daya tegangan dengan multimeter

4. Menghubungkan tegangan output VCO dengan oscilloscop
5. Mengaktifkan oscilloscop
6. Mengubah besaran tegang variabel dengan mengamati perubahan frekuensi dari pin output sinyal sinusoidal

➤ Analisa hasil pengujian

Hasil sinyal keluaran dari VCO didapatkan tegangan maksimum adalah sebesar 21 KHz, berikut adalah gambar dari sinyal yang kami tampilkan pada oscilloscop



Gambar 4.7 Tampilan frekwensi output dari VCO pada oscilloscop

Amplitudo tegangan output VCO bernilai 4,25 Vpp dan sangat stabil dalam setiap frekwensi. Sedikit lebih kecil dari Amplitudo pada data sheet yaitu:

$$= 0,22 \times V \text{ supply}$$

$$= 0,22 \times 19,7 = 4,334 \text{ Vpp}$$

Laporan Tugas Akhir

Data yang diperoleh dari hasil pengujian ini ternyata frekwensi maksimal berbanding terbalik dengan tegangan sweepingnya, sehingga apabila dikirimkan tegang sweeping minimum, frekwesi yang dihasilkan akan maksimum yaitu 21 KHz, begitu pula sebaliknya.

Sementara frekwensi maksimum yang diinginkan oleh perancang adalah 20KHz sehingga terjadilah error

$$\begin{aligned}\%kesalahan &= \frac{\text{selisih pengukuran dan perencanaan}}{\text{nilai perencanaan}} \times 100\% \\ &= \frac{21\text{KHz} - 20\text{KHz}}{20\text{KHz}} \times 100\% \\ &= \frac{1\text{KHz}}{20\text{KHz}} \times 100\% \\ &= 5\%\end{aligned}$$

Kesalahan ini dikarenakan komponen yang digunakan kurang sesuai dengan perhitungan, kapasitor yang menurut perhitungan 3,5 nF tetapi karena kapasitor yang sebesar tersebut tidak ada maka perancang menggunakan kapasitor 3,3 nF.

4.1.4. Pengujian Pengontrol Intensitas Suara

➤ Tujuan

Untuk mengetahui apakah besarnya desibel (dB) yang dikeluarkan pada earphon telah sesuai dengan yang diinginkan oleh perancang.


➤ Peralatan Yang Digunakan

1. Rangkaian VCO (Voltage Control Oscillator)

- 2. Resistor variabel
- 3. Rangkaian pengontrol intensitas bunyi yang diukur
- 4. Oscilloscop
- 5. Multimeter

➤ **Prosedur Pengujian**

- 1. Menyusun rangkaian seperti pada gambar



Gambar 4.8 Rangkaian Pengujian Pengontrol Intensitas Bunyi



Gambar 4.9 Hasil Pengujian menggunakan dB meter

Laporan Tugas Akhir

2. Menghubungkan rangkaian pengontrol intensitas dengan catu daya dan resistor variabel
3. Menghubungkan resistor dengan multimeter
4. menghubungkan keluaran pengatur intensitas dengan oscilloscop dan multimeter
5. Mengubah besaran resistor variabel dan mengamati perubahan tegangan keluaran pengontrol intensitas pada oscilloscop dan multimeter

➤ Analisa hasil pengujian

Didapatkan hasil pengujian pengontrol tegangan dan intensitas suara seperti Tabel

Tabel 4.3 Hasil Pengujian Pengontrol Intensitas

Rf	Ri	Vin	Vout	dBhitung	dB ukur	Error %
100	120M		$1,27 \cdot 10^{-6}$	9,8	10,2	3,9%
	37M		$4,01 \cdot 10^{-6}$	18	19,5	7,6%
	12M		$1,27 \cdot 10^{-5}$	30,2	31,4	4,1%
	3,7M		$4,01 \cdot 10^{-5}$	41	41,9	2,2%
	1,2M	1,502	$1,27 \cdot 10^{-4}$	47	48,7	3,5%
	375K		$4,01 \cdot 10^{-4}$	61	62,1	1,8%
	120K		$1,27 \cdot 10^{-3}$	71,5	72,5	1,4%
	37,5K		$4,01 \cdot 10^{-3}$	79	80,7	1,25%
	12K		$1,27 \cdot 10^{-2}$	92	92,9	0,96%
	3,75K		$4,01 \cdot 10^{-2}$	98	100,3	2,3%

Laporan Tugas Akhir

Untuk mendapatkan intensitas yang diinginkan kami menggunakan perhitungan sebagai berikut :

Untuk intensitas 60 dB

$$TI = 10 \log \frac{I}{I_0} = 20 \log \frac{P_1}{P_2}$$
$$TI = 20 \log \frac{(4,01 \cdot 10^{-4})^2 / 32}{1,502^2 / 375 \cdot 10^3} = 20 \log \frac{5,025 \cdot 10^{-9}}{6,016 \cdot 10^{-6}} = 61 \text{ dB}$$

Untuk intensitas 70dB

$$TI = 10 \log \frac{I}{I_0} = 20 \log \frac{P_1}{P_2}$$
$$TI = 20 \log \frac{(1,27 \cdot 10^{-3})^2 / 32}{1,502^2 / 120 \cdot 10^3} = 20 \log \frac{5,0403 \cdot 10^{-8}}{1,88 \cdot 10^{-5}} = 71,5 \text{ dB}$$

Dari data ini dapat diketahui bahwa semakin besar tegangan yang mengalir melalui earphon maka semakin besar pula intensitas bunyi yang dihasilkan.

Dari hasil perhitungan dan pengujian didapatkan error rata :

$$\%error = \frac{\Sigma \%error}{\Sigma data} = \frac{29,01\%}{10} = 2,901\%$$

Sangat sulit untuk mendapatkan nilai intensitas bunyi yang sangat presisi disebabkan antara lain variabel resistor yang digunakan mempunyai nilai toleransi dan bersifat logaritmik, nilai efisiensi dan bocor-bocor udara dan suara.

4.1.5 Pengujian Tombol Respon


➤ Tujuan

Untuk mengetahui apakah tombol respon yang dirancang telah dapat mengirimkan informasi adanya respon dari pasien.

➤ Peralatan yang dipergunakan

1. Rangkaian tombol respon yang diuji
2. Led
3. Multimeter

➤ Prosedur Pengujian



Gambar 4.10 Rangkaian Pengujian Tombol Respon

1. Menyusun rangkaian seperti pada gambar diatas
2. Menghubungkan tombol tekan dengan catu daya +5 V
3. Menghubungkan output dari tombol tekan dengan multimeter

➤ Analisa hasil pengujian

Keluaran tegangan tombol respon adalah +4,7 V terdapat perbedaan sedikit dengan tegangan supply +5 V

Tabel 4.4

Hasil pengukuran Tombol Respon

Saklar	Kondisi logic	Tegangan
OFF	0	0.3 V
ON	1	4,7 V

4.1.6 Pengujian sistem

➤ Tujuan


Untuk mengetahui apakah sistem telah berjalan sesuai yang direncanakan, apakah masih terdapat kesalahan kesalahan.

➤ Peralata yang dipergunakan

1. Alat yang telah dirancang
2. PC beserta Software yang telah dibuat

➤ Prosedur pengujian

1. Menyusun alat seperti pada gambar berikut :




Gambar 4.11 Gambar Pengujian Sistem

2. Menghidupkan tampilan pada PC
 - Tampilan menu utama




Gambar 4.12 Gambar menu utama Pada PC

- Tampilan Uji1



Gambar 4.13 Gambar Menu uji1 Pada PC

- Tampilan Uji 2



Gambar 4.14 Gambar Menu Uji 2 Pada PC

BAB V

KESIMPULAN DAN SARAN

5.1 Kesimpulan

Berdasarkan perencanaan dan pembuatan sistem pengujian kepekaan pendengaran yang terkendali PC adalah sebagai berikut:

1. Pada hasil pengukuran dan pengujian merubah bilangan biner output dari PC menjadi tegangan DC yang dilakukan pada rangkaian DAC 0808 didapat erorr sebesar 0.262%
2. Tegangan output dari DAC ini digunakan untuk mengotrol frekwensi yang dihasilkan oleh VCO yang menggunakan ICL 8038 sebagai pembangkit sinyalnya.
3. Dalam pengujian VCO dihasilkan data sebesar 21KHz sebagai frekwensi maksimal, padahal perancang menginginkan frekwensi sebesar 20KHz. Sehingga didapatkan error sebesar 5 %. dikarenakan penggunaan capasitor yang besarnya tidak sesuai dengan perhitungan, menurut perhitungan capasitor yang digunakan adalah 3,5 nF sedangkan capasitor jenis tersebut sulit diperoleh, maka kami menggunakan capasitor sebesar 3,3 nF
4. Dari data hasil pengujian dapat diketahui bahwa semakin besar tegangan yang mengalir melalui earphon maka semakin besar pula intensitas bunyi yang dihasilkan, dan didapatkan error rata-rata sebesar 2,901% dikarenakan adanya nilai toleransi dari resistor serta bocor-bocor udara dan suara.

Laporan Tugas Akhir

5. Peralatan ini hanya dapat mengukur tingkatan Hearing Loss dari seseorang, dan tidak dapat menentukan tingkatan pendengaran seseorang.

5.2 Saran

Tujuan utama dari penulisan adalah bagaimana membuat suatu sistem pengujian kepaakan pendengaran yang terkendali dan menampilkan hasil pengujian pendengaran pada PC. Saran-saran yang bisa digunakan untuk pengembangan alat ini secara lanjut antara lain:

1. Bagaimana cara agar data hasil pengujian pendengaran ini dapat disimpan pada data base pad jangka waktu tertentu sehingga apabila sewaktu-waktu dibutuhkan bisa ditampilkan kembali.
2. Pengembangan dalam hal memberikan atau menyampaikan hasil pengujian pendengaran berupa print out data hasil pengujian tersebut.
3. Dapat Ditambahkan pula jenis-jenis penyakit yang diderita oleh pasien dan juga tingkat pendengaran manusia.

DAFTAR PUSTAKA

1. Bojes, Adam. H. 1997. Buku Ajar Penyakit THT. Cetakan ketiga. Jakarta. Penerbit Buku Kedokteran ECG.
2. Soemitro, Herman Widodo. 1992. Penguat operasional dan rangkaian terpadu linear. Jakarta. Erlangga.
3. Dr. J.F, Gabriel. 1996. Fisika Kedokteran. Buku kedokteran
4. Data sheet ICL 8038 (<http://www.alldatasheet.com>)
5. Data sheet DAC 0808 (<http://www.national.com>)
6. Data sheet IC 74HC573 (<http://www.alldatasheet.com>)
7. Data sheet IC 74HC4066 (<http://www.fairchildsemi.co>)
8. www.senet.com.au/~cpeacock
9. www.audiology.org
10. Yosef Dian Cristianto. 2002. Evaluator Pendengaran Dikendalikan PC Menggunakan IC Audio. Contoh Skripsi.

LAMPIRAN



LEMBAR PERSETUJUAN PERBAIKAN SKRIPSI

Dari hasil ujian skripsi jurusan Teknik Elektro jenjang strata satu (S-1), yang diselenggarakan pada:

Hari : Sabtu
Tanggal : 17 Maret 2007

Telah dilakukan perbaikan oleh:

Nama : MAMIK SULISTYO
N.I.M : 02.17.042
Jurusan : TEKNIK ELEKTRO S-1
Konsentrasi : ELEKTRONIKA
Judul Skripsi : **PERANCANGAN DAN PEMBUATAN ALAT PENGUJI KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC**

Perbaikan meliputi:

No.	Materi Perbaikan	Keterangan
1.	<ul style="list-style-type: none">• Pengujian menggunakan dB meter• Pengujian Buffer Pemekaran Port• Pengujian DAC	
2.	<ul style="list-style-type: none">• Gambar• Flowchart	

Anggota Penguji

Penguji I

Penguji II

Joseph Dedy Irawan, ST, MT
NIP. 132315178

Ir. M. Ashar, MT

Diperiksa dan Disetujui,
Dosen Pembimbing I









Dosen Pembimbing II

Ir. Kartiko Ardi Widodo, MT
Nip. P. 1039700310


Irmalia Suryani F, ST
Nip. P. 1030100365

FORMULIR BIMBINGAN SKRIPSI

Nama : MAMIK SULISTYO
 M : 02 17 042
 Masa Bimbingan : 9 Juni 2006 - 9 Desember 2006
 Judul Skripsi : PERANCANGAN DAN PEMBUATAN ALAT PENGUJI
 KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC






No	Tanggal	Uraian	Paraf Pembimbing
1	10-11-2006	Bab I - Rumusan masalah - Batasan masalah	
2	9-12-2006	BAB II - Cari ref. tentang instrumen hora (dB) yg dapat didengar manusia -	
3		- Utk komponen & blok & di scan & untaikan	
4	22-1-2007	BAB III - agar dibuat diagram alir utk. software	
5	10-2-2007	BAB IV - Buat pengujian distorsi & cara ke kekurangan	
6		- Bandingkan dgn alat yg sudah ada.	
7	15-2-2007	BAB V Buat makalah seminar	
8	4-3-2007	kesimpulan diturunkan dgn hasil analisis dari pengujian	
9			
10			

Malang,
 Dosen Pembimbing I


Ir. Kartiko Adi Widodo, MT
 NIP. P.103 970 0310

FORMULIR BIMBINGAN SKRIPSI

a : MAMIK SULISTYO
 : 02 17 042
 Bimbingan : 9 Juni 2006 - 9 Desember 2006
 Skripsi : PERANCANGAN DAN PEMBUATAN ALAT PENGUJI
 KEPEKAAN PENDENGARAN YANG DIKENDALIKAN PC


Tanggal	Uraian	Paraf Pembimbing
22-02-07	- BAB 9. Push Button + EARPHONE - Bloc Diagram - Fungsi kelekcap - Perencanaan Rumus awal.	
24-02-07	Revisi ukhah smur	
27-02-07	Doc 111 : 111 111 - 111 111	
	- 111 111 - 111 111 111 : 111 111	
12-03-07	Acc usjar	

Malang, 12-03-07

Dosen Pembimbing II



Irmalia Suryani F. ST
NIP .P.103 010 0365



Title: **Struktur sistem perancangan alat uji pendengaran**

Size	Number	Revision
A4		

Date: 10/03/2007 Sheet of
 File: C:\Documents and Settings\Aristem SCHID\Bismillah By: Marni S. (02.17.042)



Foto Alat



Foto pengujian Buffer Pemekaran port




Foto Pengujian DAC

Desimal	Vout DAC		% Error	Rata-Rata Error
	Penghitungan	Pengukuran		
1	0,039	0,0391	0,25641	1,371865
2	0,078	0,0781	0,128041	
3	0,117	0,1172	0,170648	
4	0,156	0,157	0,636943	
5	0,195	0,196	0,510204	
6	0,234	0,235	0,425532	
7	0,273	0,274	0,364964	
8	0,312	0,313	0,319489	
9	0,351	0,353	0,566572	
10	0,39	0,39	0	
11	0,429	0,43	0,232558	
12	0,468	0,47	0,425532	
13	0,507	0,508	0,19685	
14	0,546	0,548	0,364964	
15	0,585	0,588	0,510204	
16	0,625	0,628	0,477707	
17	0,664	0,67	0,895522	
18	0,703	0,707	0,565771	
19	0,742	0,75	1,066667	
20	0,781	0,79	1,139241	
21	0,82	0,824	0,485437	
22	0,859	0,86	0,116279	
23	0,898	0,9	0,222222	
24	0,937	0,94	0,319149	
25	0,976	0,98	0,408163	
26	1,015	1,02	0,490196	
27	1,054	1,06	0,566038	
28	1,093	1,1	0,636364	
29	1,132	1,14	0,701754	
30	1,171	1,18	0,762712	
31	1,21	1,21	0	
32	1,25	1,26	0,793651	
33	1,289	1,29	0,077519	
34	1,328	1,33	0,150376	
35	1,367	1,37	0,218978	
36	1,406	1,41	0,283688	
37	1,445	1,45	0,344828	
38	1,484	1,49	0,402685	
39	1,523	1,53	0,457516	
40	1,562	1,57	0,509554	
41	1,601	1,61	0,559006	
42	1,64	1,645	0,303951	
43	1,679	1,68	0,059524	
44	1,718	1,72	0,116279	
45	1,751	1,76	0,511364	
46	1,796	1,8	0,222222	
47	1,835	1,84	0,271739	
48	1,875	1,88	0,265957	
49	1,914	1,92	0,3125	
50	1,953	1,96	0,357143	
51	1,992	2	0,4	
52	2,031	2,04	0,441176	
53	2,07	2,08	0,480769	
54	2,109	2,11	0,047393	

55	2,148	2,15	0,093023	1,371865
56	2,187	2,19	0,136986	
57	2,226	2,23	0,179372	
58	2,265	2,27	0,220264	
59	2,304	2,31	0,25974	
60	2,343	2,35	0,297872	
61	2,382	2,39	0,334728	
62	2,421	2,43	0,37037	
63	2,46	2,47	0,404858	
64	2,5	2,51	0,398406	
65	2,539	2,55	0,431373	
66	2,578	2,58	0,077519	
67	2,617	2,62	0,114504	
68	2,656	2,66	0,150376	
69	2,685	2,69	0,185874	
70	2,734	2,74	0,218978	
71	2,773	2,78	0,251799	
72	2,812	2,82	0,283688	
73	2,851	2,86	0,314685	
74	2,89	2,9	0,344828	
75	2,929	2,94	0,37415	
76	2,968	2,97	0,06734	
77	3,007	3,01	0,099668	
78	3,046	3,05	0,131148	
79	3,085	3,09	0,161812	
80	3,125	3,13	0,159744	
81	3,164	3,17	0,189274	
82	3,203	3,21	0,218069	
83	3,242	3,25	0,246154	
84	3,281	3,29	0,273556	
85	3,32	3,33	0,3003	
86	3,359	3,37	0,326409	
87	3,398	3,41	0,351906	
88	3,437	3,45	0,376812	
89	3,476	3,48	0,114943	
90	3,515	3,52	0,142045	
91	3,554	3,56	0,168539	
92	3,593	3,6	0,194444	
93	3,632	3,64	0,21978	
94	3,671	3,68	0,244565	
95	3,71	3,72	0,268817	
96	3,75	3,76	0,265957	
97	3,789	3,8	0,289474	
98	3,828	3,83	0,052219	
99	3,867	3,87	0,077519	
100	3,906	3,91	0,102302	
101	3,945	3,95	0,126582	
102	3,984	3,99	0,150376	
103	4,023	4,03	0,173697	
104	4,062	4,07	0,19656	
105	4,101	4,11	0,218978	
106	4,14	4,15	0,240964	
107	4,179	4,19	0,26253	
108	4,218	4,23	0,283688	
109	4,257	4,27	0,30445	
110	4,296	4,31	0,324826	

111	4,335	4,34	0,115207	1,371865
112	4,375	4,38	0,114155	
113	4,414	4,42	0,135747	
114	4,453	4,46	0,156951	
115	4,492	4,5	0,177778	
116	4,531	4,54	0,198238	
117	4,57	4,58	0,218341	
118	4,609	4,62	0,238095	
119	4,648	4,66	0,257511	
120	4,687	4,7	0,276596	
121	4,726	4,73	0,084567	
122	4,765	4,78	0,313808	
123	4,804	4,82	0,33195	
124	4,843	4,85	0,14433	
125	4,882	4,89	0,163599	
126	4,921	4,93	0,182556	
127	4,96	4,97	0,201207	
128	5	5,01	0,199601	
129	5,039	5,05	0,217822	
130	5,078	5,09	0,235756	
131	5,117	5,13	0,253411	
132	5,156	5,17	0,270793	
133	5,195	5,21	0,287908	
134	5,234	5,25	0,304762	
135	5,273	5,28	0,132576	
136	5,312	5,32	0,150376	
137	5,351	5,36	0,16791	
138	5,39	5,4	0,185185	
139	5,429	5,44	0,202206	
140	5,468	5,48	0,218978	
141	5,507	5,52	0,235507	
142	5,546	5,56	0,251799	
143	5,585	5,6	0,267857	
144	5,625	5,64	0,265957	
145	5,664	5,68	0,28169	
146	5,703	5,72	0,297203	
147	5,742	5,75	0,13913	
148	5,781	5,79	0,15544	
149	5,82	5,83	0,171527	
150	5,859	5,87	0,187394	
151	5,899	5,91	0,186125	
152	5,937	5,95	0,218487	
153	5,976	5,99	0,233723	
154	6,015	6,03	0,248756	
155	6,054	6,07	0,263591	
156	6,093	6,11	0,278232	
157	6,132	6,15	0,292683	
158	6,171	6,18	0,145631	
159	6,21	6,22	0,160772	
160	6,25	6,26	0,159744	
161	6,289	6,3	0,174603	
162	6,328	6,34	0,189274	
163	6,367	6,38	0,203762	
164	6,406	6,42	0,218069	
165	6,445	6,46	0,232198	
166	6,484	6,5	0,246154	

167	6,523	6,54	0,259939	1,371865
168	6,562	6,58	0,273556	
169	6,601	6,61	0,136157	
170	6,64	6,65	0,150376	
171	6,679	6,69	0,164425	
172	6,718	6,73	0,178306	
173	6,757	6,77	0,192024	
174	6,796	6,81	0,20558	
175	6,835	6,85	0,218978	
176	6,875	6,89	0,217707	
177	6,914	6,93	0,23088	
178	6,953	6,97	0,243902	
179	6,992	7	0,114286	
180	7,031	7,05	0,269504	
181	7,07	7,09	0,282087	
182	7,109	7,12	0,154494	
183	7,148	7,16	0,167598	
184	7,185	7,2	0,208333	
185	7,226	7,24	0,19337	
186	7,265	7,28	0,206044	
187	7,304	7,32	0,218579	
188	7,343	7,36	0,230978	
189	7,382	7,4	0,243243	
190	7,421	7,44	0,255376	
191	7,46	7,48	0,26738	
192	7,5	7,52	0,265957	
193	7,539	7,55	0,145695	
194	7,578	7,59	0,158103	
195	7,617	7,63	0,17038	
196	7,656	7,67	0,182529	
197	7,695	7,71	0,194553	
198	7,734	7,75	0,206452	
199	7,773	7,79	0,218228	
200	7,812	7,83	0,229885	
201	7,851	7,87	0,241423	
202	7,89	7,91	0,252845	
203	7,929	7,94	0,138539	
204	7,968	7,98	0,150376	
205	8,002	8,02	0,224439	
206	8,046	8,06	0,173697	
207	8,085	8,1	0,185185	
208	8,125	8,14	0,184275	
209	8,164	8,18	0,195599	
210	8,203	8,22	0,206813	
211	8,242	8,26	0,217918	
212	8,281	8,3	0,228916	
213	8,32	8,34	0,239808	
214	8,359	8,37	0,131422	
215	8,398	8,42	0,261283	
216	8,437	8,45	0,153846	
217	8,476	8,5	0,282353	
218	8,515	8,53	0,17585	
219	8,554	8,57	0,186698	
220	8,593	8,61	0,197445	
221	8,632	8,65	0,208092	
222	8,671	8,69	0,218642	

223	8,71	8,73	0,229095	1,371865
224	8,75	8,77	0,22805	
225	8,789	8,81	0,238365	
226	8,828	8,85	0,248588	
227	8,867	8,89	0,258718	
228	8,906	8,93	0,268757	
229	8,945	8,96	0,167411	
230	8,984	9	0,177778	
231	9,023	9,04	0,188053	
232	9,062	9,08	0,198238	
233	9,101	9,12	0,208333	
234	9,14	9,16	0,218341	
235	9,179	9,2	0,228261	
236	9,218	9,24	0,238095	
237	9,257	9,28	0,247845	
238	9,296	9,32	0,257511	
239	9,335	9,36	0,267094	
240	9,375	9,4	0,26957	
241	9,414	9,44	0,275424	
242	9,453	9,47	0,179514	
243	9,492	9,51	0,189274	
244	9,531	9,55	0,198953	
245	9,57	9,59	0,208551	
246	9,609	9,63	0,218069	
247	9,648	9,67	0,227508	
248	9,687	9,71	0,236869	
249	9,726	9,75	0,246154	
250	9,765	9,78	0,153374	
251	9,804	9,82	0,162933	
252	9,843	9,86	0,172414	
253	9,883	9,9	0,171717	
254	9,922	9,94	0,181087	
255	9,961	9,981	0,200381	

```

object ftest2: Tftest2
  Left = 72
  Top = 115
  Width = 890
  Height = 618
  Caption = 'Test 2'
  Color = clBtnFace
  Font.Charset =
DEFAULT_CHARSET
  Font.Color = clWindowText
  Font.Height = -11
  Font.Name = 'MS Sans Serif'
  Font.Style = [fsBold]
  KeyPreview = True
  OldCreateOrder = False
  WindowState = wsMaximized
  OnClose = FormClose
  OnCloseQuery = FormCloseQuery
  OnCreate = FormCreate
  PixelsPerInch = 96
  TextHeight = 13
object Panel1: TPanel
  Left = 0
  Top = 0
  Width = 882
  Height = 249
  Align = alTop
  BevelOuter = bvNone
  TabOrder = 0
object GroupBox1: TGroupBox
  Left = 0
  Top = 0
  Width = 521
  Height = 249
  Align = alLeft
  Caption = 'Informasi'
  TabOrder = 0
object Label1: TLabel
  Left = 56
  Top = 24
  Width = 41
  Height = 13
  Caption = 'Nama :'
end
object Label2: TLabel
  Left = 50

```

```

  Top = 64
  Width = 47
  Height = 13
  Caption = 'Alamat :'
end
object Label3: TLabel
  Left = 59
  Top = 104
  Width = 38
  Height = 13
  Caption = 'Umur :'
end
object Label4: TLabel
  Left = 11
  Top = 144
  Width = 86
  Height = 13
  Caption = 'Jenis Kelamin :'
end
object DBEdit1: TDBEdit
  Left = 104
  Top = 24
  Width = 273
  Height = 21
  DataField = 'NAMA'
  DataSource = DataSource1
  TabOrder = 0
end
object DBEdit2: TDBEdit
  Left = 104
  Top = 64
  Width = 273
  Height = 21
  DataField = 'ALAMAT'
  DataSource = DataSource1
  TabOrder = 1
end
object DBEdit3: TDBEdit
  Left = 104
  Top = 104
  Width = 273
  Height = 21
  DataField = 'UMUR'
  DataSource = DataSource1
  TabOrder = 2
end
end

```

```

object DBComboBox1:
TDBComboBox
  Left = 104
  Top = 144
  Width = 145
  Height = 21
  DataField = 'JK'
  DataSource = DataSource1
  ItemHeight = 13
  Items.Strings = (
    'LAKI_LAKI'
    'PEREMPUAN')
  TabOrder = 3
end
object DBNavigator1:
TDBNavigator
  Left = 80
  Top = 192
  Width = 240
  Height = 26
  DataSource = DataSource1
  TabOrder = 4
end
end
object GroupBox2: TGroupBox
  Left = 521
  Top = 0
  Width = 361
  Height = 249
  Align = alClient
  TabOrder = 1
  object Label5: TLabel
    Left = 10
    Top = 99
    Width = 29
    Height = 13
    Caption = 'Min :'
  end
  object Label6: TLabel
    Left = 7
    Top = 131
    Width = 32
    Height = 13
    Caption = 'Max :'
  end
  object Label7: TLabel
    Left = 8
    Top = 160
    Width = 53
    Height = 13
    Caption = 'Nilai Hz :'
  end
end
object RadioButton1:
TRadioButton
  Left = 80
  Top = 72
  Width = 65
  Height = 17
  Caption = 'Kanan'
  Checked = True
  TabOrder = 0
  TabStop = True
end
object RadioButton2:
TRadioButton
  Left = 24
  Top = 72
  Width = 49
  Height = 17
  Caption = 'Kiri'
  TabOrder = 1
end
end
object Button1: TButton
  Left = 48
  Top = 200
  Width = 75
  Height = 25
  Caption = 'Start'
  TabOrder = 2
 OnClick = Button1Click
end
object Button3: TButton
  Left = 152
  Top = 200
  Width = 75
  Height = 25
  Caption = 'Stop'
  TabOrder = 3
 OnClick = Button3Click
end
object Button4: TButton
  Left = 256

```

```

Top = 200
Width = 75
Height = 25
Caption = 'Reset'
TabOrder = 4
OnClick = Button4Click
end
object DBEdit4: TDBEdit
Left = 48
Top = 96
Width = 121
Height = 21
DataField = 'SMIN'
DataSource = DataSource1
TabOrder = 5
end
object DBEdit5: TDBEdit
Left = 48
Top = 128
Width = 121
Height = 21
DataField = 'SMAX'
DataSource = DataSource1
TabOrder = 6
end
object CheckBox1: TCheckBox
Left = 24
Top = 40
Width = 73
Height = 17
Caption = 'Default'
Checked = True
State = cbChecked
TabOrder = 7
end
object SpinEdit1: TSpinEdit
Left = 66
Top = 158
Width = 95
Height = 22
MaxValue = 20000
MinValue = 20
ReadOnly = True
TabOrder = 8
Value = 20
end

```

```

end
end
object StatusBar1: TStatusBar
Left = 0
Top = 565
Width = 882
Height = 19
Panels = <
item
Width = 50
end>
end
object Chart1: TChart
Left = 0
Top = 249
Width = 882
Height = 312
AllowPanning = pmHorizontal
AllowZoom = False
BackWall.Brush.Color = clWhite
BackWall.Brush.Style = bsClear
MarginBottom = 5
MarginLeft = 5
MarginRight = 5
MarginTop = 5
Title.Text.Strings = (
'Grafik Uji Pendengaran')
BottomAxis.Automatic = False
BottomAxis.AutomaticMaximum
= False
BottomAxis.AutomaticMinimum
= False
BottomAxis.Maximum =
7000.000000000000000000000000000000
BottomAxis.Minimum =
20.0000000000000000000000000000000000
BottomAxis.Title.Caption =
'Frekuensi'
BottomAxis.Title.Font.Charset =
DEFAULT_CHARSET
BottomAxis.Title.Font.Color =
clBlack
BottomAxis.Title.Font.Height = -
13
BottomAxis.Title.Font.Name =
'Arial'

```

```

    BottomAxis.Title.Font.Style =
[fsBold]
    LeftAxis.Automatic = False
    LeftAxis.AutomaticMaximum =
False
    LeftAxis.AutomaticMinimum =
False
    LeftAxis.ExactDateTime = False
    LeftAxis.GridCentered = True
    LeftAxis.Increment =
1.000000000000000000
    LeftAxis.Maximum =
100.000000000000000000
    LeftAxis.Title.Caption = 'Data
Pembangkit'
    LeftAxis.Title.Font.Charset =
DEFAULT_CHARSET
    LeftAxis.Title.Font.Color =
clBlack
    LeftAxis.Title.Font.Height = -13
    LeftAxis.Title.Font.Name = 'Arial'
    LeftAxis.Title.Font.Style =
[fsBold]
    Align = alTop
    TabOrder = 2
    object Series1: TLineSeries
        Active = False
        ColorEachPoint = True
        Marks.ArrowLength = 8
        Marks.Style = smsXValue
        Marks.Visible = True
        SeriesColor = clRed
        ShowInLegend = False
        Pointer.InflateMargins = True
        Pointer.Style = psRectangle
        Pointer.Visible = False
        XValues.DateTime = False
        XValues.Name = 'X'
        XValues.Multiplier =
1.000000000000000000
        XValues.Order = loAscending
        YValues.DateTime = False
        YValues.Name = 'Y'
        YValues.Multiplier =
1.000000000000000000
        YValues.Order = loNone

```

```

    end
    object Series2: TBarSeries
        Marks.ArrowLength = 20
        Marks.Visible = True
        SeriesColor = clBlue
        XValues.DateTime = False
        XValues.Name = 'X'
        XValues.Multiplier =
1.000000000000000000
        XValues.Order = loAscending
        YValues.DateTime = False
        YValues.Name = 'Bar'
        YValues.Multiplier =
1.000000000000000000
        YValues.Order = loNone
    end
    end
    object Panel2: TPanel
        Left = 0
        Top = 561
        Width = 882
        Height = 4
        Align = alClient
        TabOrder = 3
    end
    object DataSource1: TDataSource
        DataSet = Table1
        Left = 400
        Top = 24
    end
    object Table1: TTable
        BeforePost = Table1BeforePost
        OnPostError = Table1PostError
        TableName = 'SOUND1.db'
        Left = 400
        Top = 72
        object Table1NAMA:
            TStringField
                FieldName = 'NAMA'
                Size = 30
            end
        object Table1ALAMAT:
            TStringField
                FieldName = 'ALAMAT'
                Size = 50
            end
        end
    end

```



```

object Table1UMUR:
TIntegerField
  FileName = 'UMUR'
end
object Table1JK: TStringField
  FileName = 'JK'
  Size = 15
end
object Table1SMIN: TIntegerField
  FileName = 'SMIN'
end
object Table1SMAX:
TIntegerField
  FileName = 'SMAX'
end
object Table1Posisi: TStringField
  FileName = 'Posisi'
  Size = 10
end
end

```

```
unit db25;
```

```
interface
```

```
uses
```

```

Windows, Messages, SysUtils,
Variants, Classes, Graphics,
Controls, Forms,
Dialogs, StdCtrls, Buttons,
ExtCtrls, ComCtrls, XPMAN, ddkint,
zlportio;

```

```
type
```

```

TForm1 = class(TForm)
  Panel1: TPanel;
  Image1: TImage;
  test2: TSpeedButton;
  SpeedButton2: TSpeedButton;
  test1: TSpeedButton;
  StatusBar1: TStatusBar;
  procedure FormCreate(Sender:
TObject);
  procedure test1Click(Sender:
TObject);

```

```

  procedure test2Click(Sender:
TObject);
  procedure
SpeedButton2Click(Sender:
TObject);
  procedure
FormCloseQuery(Sender: TObject;
var CanClose: Boolean);
  private
    { Private declarations }
  public
    { Public declarations }
end;

```

```
var
  Form1: TForm1;
```

```
implementation
```

```
uses utest1, utest2;
```

```

{$R *.dfm}
{$R headset.res}

```

```

procedure
TForm1.FormCreate(Sender:
TObject);
begin
  zliostart;

```

```

Image1.Picture.Bitmap.LoadFromRe
sourceName(HInstance,'headset');
  if ZLIIOStarted then
    StatusBar1.Panels[0].Text:=
'Driver successfully started !'
  else
    StatusBar1.Panels[0].Text:=
'Couldnt start driver. Something
Wrong !'
end;

```

```

procedure
TForm1.test1Click(Sender:
TObject);
begin

```

```
Application.CreateForm(Tftest1,ftest
1);
    ftest1.ShowModal;
end;
```

```
procedure
TForm1.test2Click(Sender:
TObject);
begin
```

```
Application.CreateForm(Tftest2,ftest
2);
    ftest2.ShowModal;
end;
```

```
procedure
TForm1.SpeedButton2Click(Sender:
TObject);
begin
```

```
    close;
end;
```

```
procedure
TForm1.FormCloseQuery(Sender:
TObject; var CanClose: Boolean);
begin
    zliostop;
end;
```

```
end.
```

```
object ftest1: Tftest1
    Left = 201
    Top = 66
    BorderStyle = bsSingle
    Caption = 'TEST 1'
    ClientHeight = 478
    ClientWidth = 805
    Color = clBtnFace
    Font.Charset =
DEFAULT_CHARSET
    Font.Color = clWindowText
    Font.Height = -11
```

```
    Font.Name = 'MS Sans Serif'
    Font.Style = [fsBold]
    OldCreateOrder = False
    Position = poMainFormCenter
    OnClose = FormClose
    OnCloseQuery = FormCloseQuery
    OnCreate = FormCreate
    PixelsPerInch = 96
    TextHeight = 13
object Panel1: TPanel
    Left = 0
    Top = 0
    Width = 805
    Height = 249
    Align = alTop
    BevelOuter = bvNone
    TabOrder = 0
object GroupBox1: TGroupBox
    Left = 0
    Top = 0
    Width = 545
    Height = 249
    Align = alLeft
    Caption = 'Informasi'
    TabOrder = 0
object Label1: TLabel
    Left = 56
    Top = 24
    Width = 41
    Height = 13
    Caption = 'Nama :'
end
object Label2: TLabel
    Left = 50
    Top = 64
    Width = 47
    Height = 13
    Caption = 'Alamat :'
end
object Label3: TLabel
    Left = 59
    Top = 104
    Width = 38
    Height = 13
    Caption = 'Umur :'
end
```

```
object Label4: TLabel
  Left = 11
  Top = 144
  Width = 86
  Height = 13
  Caption = 'Jenis Kelamin :'
```

```
end
object Label8: TLabel
  Left = 66
  Top = 179
  Width = 29
  Height = 13
  Caption = 'Min :'
```

```
end
object Label9: TLabel
  Left = 63
  Top = 211
  Width = 32
  Height = 13
  Caption = 'Max :'
```

```
end
object DBEdit1: TDBEdit
  Left = 104
  Top = 24
  Width = 273
  Height = 21
  DataField = 'NAMA'
  DataSource = DataSource1
  TabOrder = 0
```

```
end
object DBEdit2: TDBEdit
  Left = 104
  Top = 64
  Width = 273
  Height = 21
  DataField = 'ALAMAT'
  DataSource = DataSource1
  TabOrder = 1
```

```
end
object DBEdit3: TDBEdit
  Left = 104
  Top = 104
  Width = 273
  Height = 21
  DataField = 'UMUR'
  DataSource = DataSource1
```

```
TabOrder = 2
```

```
end
```

```
object DBComboBox1:
```

```
TDBComboBox
```

```
Left = 104
```

```
Top = 144
```

```
Width = 145
```

```
Height = 21
```

```
DataField = 'JK'
```

```
DataSource = DataSource1
```

```
ItemHeight = 13
```

```
Items.Strings = (
```

```
  'LAKI_LAKI'
```

```
  'PEREMPUAN')
```

```
TabOrder = 3
```

```
end
```

```
object DBEdit4: TDBEdit
```

```
Left = 104
```

```
Top = 176
```

```
Width = 121
```

```
Height = 21
```

```
DataField = 'SMIN'
```

```
DataSource = DataSource1
```

```
TabOrder = 4
```

```
end
```

```
object DBEdit5: TDBEdit
```

```
Left = 104
```

```
Top = 208
```

```
Width = 121
```

```
Height = 21
```

```
DataField = 'SMAX'
```

```
DataSource = DataSource1
```

```
TabOrder = 5
```

```
end
```

```
object DBNavigator1:
```

```
TDBNavigator
```

```
Left = 288
```

```
Top = 200
```

```
Width = 240
```

```
Height = 26
```

```
DataSource = DataSource1
```

```
TabOrder = 6
```

```
OnClick = DBNavigator1Click
```

```
end
```

```
end
```

```
object GroupBox2: TGroupBox
```

```
Left = 545
Top = 0
Width = 260
Height = 249
Align = alClient
TabOrder = 1
end
end
object Panel2: TPanel
Left = 0
Top = 249
Width = 805
Height = 229
Align = alClient
BevelOuter = bvNone
TabOrder = 1
object Label7: TLabel
Left = 8
Top = 24
Width = 53
Height = 13
Caption = 'Nilai Hz :'
end
object Button1: TButton
Left = 120
Top = 152
Width = 75
Height = 25
Caption = '&Start'
TabOrder = 0
OnClick = Button1Click
end
object Button2: TButton
Left = 216
Top = 152
Width = 75
Height = 25
Caption = 'Sto&p'
TabOrder = 1
OnClick = Button2Click
end
object Button3: TButton
Left = 584
Top = 152
Width = 75
Height = 25
```

```
Caption = 'Keluar'
TabOrder = 2
OnClick = Button3Click
end
object StatusBar1: TStatusBar
Left = 0
Top = 210
Width = 805
Height = 19
Panels = <
item
Width = 50
end>
end
object SpinEdit1: TSpinEdit
Left = 66
Top = 22
Width = 95
Height = 22
MaxValue = 20000
MinValue = 20
ReadOnly = True
TabOrder = 4
Value = 20
end
object Button4: TButton
Left = 312
Top = 152
Width = 75
Height = 25
Caption = '&Reset'
TabOrder = 5
OnClick = Button4Click
end
object Panel3: TPanel
Left = 112
Top = 56
Width = 593
Height = 81
BevelOuter = bvSpace
BorderStyle = bsSingle
TabOrder = 6
object Label5: TLabel
Left = 8
Top = 16
Width = 30
```

```

    Height = 13
    Caption = '20Hz'
end
object Label6: TLabel
    Left = 543
    Top = 16
    Width = 38
    Height = 13
    Caption = '20KHz'
end
end
object Button5: TButton
    Left = 56
    Top = 64
    Width = 49
    Height = 25
    Caption = '20 dB'
    TabOrder = 7
end
end
object DataSource1: TDataSource
    DataSet = Table1
    Left = 400
    Top = 24
end
object Table1: TTable
    OnPostError = Table1PostError
    TableName = 'SOUND.DB'
    Left = 392
    Top = 72
    object Table1NAMA:
TStringField
        FileName = 'NAMA'
        Size = 30
    end
    object Table1ALAMAT:
TStringField
        FileName = 'ALAMAT'
        Size = 50
    end
    object Table1UMUR:
TIntegerField
        FileName = 'UMUR'
    end
    object Table1JK: TStringField
        FileName = 'JK'

```

```

        Size = 15
    end
    object Table1SMIN: TIntegerField
        FileName = 'SMIN'
    end
    object Table1SMAX:
TIntegerField
        FileName = 'SMAX'
    end
end
end
end

```

```

-----}
{ Copyright 2000-2001, Zloba Alexander. All Rights Reserved. }
{ This unit can be freely used and distributed in commercial and private }
{ environments, provided this notice is not modified in any way. }
-----}
{ Feel free to contact me if you have any questions, comments or suggestions at }
{ zal@specosoft.com (Zloba Alexander) }
{ You can always find the latest version of this unit at: }
{ http://www.specosoft.com }

-----}
{ Date last modified: 08/10/2001 }
-----}
{ ZLPortIO driver interface unit v1.20 }
-----}
{ Description: }
{ This unit allow your application direct access port input and output under }
{ all versions of Microsoft Windows® }
{ Depends: }
{ zlportio.sys ddkint.pas }
{ You must distribute zlportio.sys with your application }
{ Procedures and functions: }
{ procedure zlioportread( const Port,DataType:dword ):dword; }
{ procedure zlioportwrite( const Port,DataType,Data:dword ); }
{ }
{ function portreadb( const Port:dword ):byte; }
{ function portreadw( const Port:dword ):word; }
{ function portreadl( const Port:dword ):dword; }
{ }
{ procedure portwriteb( const Port:Dword;const Data:byte ); }
{ procedure portwritew( const Port:dword;const Data:word ); }
{ procedure portwritel( const Port,Data:dword ); }
{ }
{ Examples: }
{ // get data bits from LPT port }
{ databits := portreadb( $378 ) }
{ // set data bits from LPT port }
{ portwriteb( $378, databits ) }
{ // The second parameter determine the databus length for operation }
-----}
{ Revision History: }
{ 1.00: + First public release }
{ 1.10: + Added new functions (portreadX,portwriteX) for convenience of usage }
{ }
{ 1.20: + Added new function (zliosetiopm) for enabling direct access to ports }
{ 1.30: + added compiler directives for correct compilation }

```

```
{ 1.40: + added opportunity to run multiply instances client to driver    }  
{ 1.50: - fixed bug with work under win98                               }  
{-----}
```

```
{ $A-,H- }  
unit zlportio;
```

```
interface
```

```
uses windows,sysutils,ddkint;
```

```
Const
```

```
ZLIO_BYTE = 0;  
ZLIO_WORD = 1;  
ZLIO_DWORD = 2;
```

```
var
```

```
// if TRUE then driver was started  
// in other case something wrong  
// We start driver in initialization section of unit.
```

```
ZIIOStarted:boolean = false;
```

```
// if TRUE then we can use asm IN,OUT under NT/2000  
// see zliosetiopm for more details  
ZIIODirect:boolean = false;
```

```
// handle to opened driver
```

```
HZLIO:THandle;
```

```
function portreadb( const Port:dword ):byte;  
function portreadw( const Port:dword ):word;  
function portreadl( const Port:dword ):dword;
```

```
procedure portwriteb( const Port:Dword;const Data:byte );  
procedure portwritew( const Port:dword;const Data:word );  
procedure portwritel( const Port,Data:dword );
```

```
procedure zlioportwrite( const Port,DataType,Data:dword );  
function zlioportread( const Port,DataType:dword ):dword;
```

```
// if you need the best performance for your IO operations
```

```
// call zliosetiopm(TRUE). This allow your application
// to use asm command IN,OUT directly in your code.
```

```
procedure zliosetiopm( const Direct:boolean );
```

```
// internal
```

```
function zliostart:boolean;
procedure zliostop;
```

```
implementation
```

```
const
  ZLIODriverName='zlportio';
```

```
var
  IOCTL_ZLUNI_PORT_READ:cardinal;
  IOCTL_ZLUNI_PORT_WRITE:cardinal;
  IOCTL_ZLUNI_IOPM_ON:cardinal;
  IOCTL_ZLUNI_IOPM_OFF:cardinal;
```

```
type
  TzLIOData = record
    Port,DataType,Data:dword;
  end;
```

```
procedure zlioportwrite( const Port,DataType,Data:dword );
var resdata:TzLIOData;
    cBR:cardinal;
```

```
begin
  if (not ZLIODirect) then begin
    resdata.Port := Port;
    resdata.Data := Data;
    resdata.DataType := DataType;
    if ZLIOWrote then
```

```
DeviceIoControl(HZLIO,IOCTL_ZLUNI_PORT_WRITE,@resdata,sizeof(resdat
a),nil,0,cBR,nil );
```

```
end
```

```
else begin
```

```
  Case DataType of
```

```
    ZLIO_BYTE : asm mov edx,Port;mov eax,data;out dx,al; end;
```

```
    ZLIO_WORD : asm mov edx,Port;mov eax,data;out dx,ax; end;
```

```
    ZLIO_DWORD: asm mov edx,Port;mov eax,data;out dx,eax; end;
```



```
end;  
end;  
end;
```

```
function zlioportread(const Port,DataType:dword):dword;
```

```
var resdata:TZLIOData;  
    cBR:cardinal;i:dword;
```

```
begin
```

```
if (not ZLIODirect) then begin
```

```
    resdata.Port := Port;
```

```
    resdata.DataType := DataType;
```

```
    if ZLIOWrote then
```

```
DeviceIoControl(HZLIO,IOCTL_ZLUNI_PORT_READ,@resdata,sizeof(resdata  
) ,@i,sizeof(dword),cBR,nil );
```

```
end
```

```
else begin
```

```
    Case DataType of
```

```
        ZLIO_BYTE : asm mov edx,Port;xor eax,eax;in al,dx;mov i,eax; end;
```

```
        ZLIO_WORD : asm mov edx,Port;xor eax,eax;in ax,dx;mov i,eax; end;
```

```
        ZLIO_DWORD: asm mov edx,Port;xor eax,eax;in eax,dx;mov i,eax end;
```

```
    end;
```

```
end;
```

```
    result := i;
```

```
end;
```

```
function portreadb( const Port:dword ):byte;
```

```
begin
```

```
    Result := zlioportread(Port,ZLIO_BYTE);
```

```
end;
```

```
function portreadw( const Port:dword ):word;
```

```
begin
```

```
    Result := zlioportread(Port,ZLIO_WORD);
```

```
end;
```

```
function portreadl( const Port:dword ):dword;
```

```
begin
```

```
    Result := zlioportread(Port,ZLIO_DWORD);
```

```
end;
```

```
procedure portwriteb( const Port:Dword;const Data:byte );
```

```
begin
```

```
    zlioportwrite(Port,ZLIO_BYTE,Data);
```

```
end;
```

```

procedure portwritew( const Port:dword;const Data:word );
begin
  zlioprtwrite(Port,ZLIO_WORD,Data);
end;

```

```

procedure portwritel( const Port,Data:dword );
begin
  zlioprtwrite(Port,ZLIO_DWORD,Data);
end;

```

```

procedure zliosetiopm( const Direct:boolean );
var cBR:cardinal;
begin
  if Win32Platform=VER_PLATFORM_WIN32_NT then
    if ZLIOStarted then begin
      if Direct then
        DeviceIoControl(HZLIO,IOCTL_ZLUNI_IOPM_ON,nil,0,nil,0,cBR,nil )
      else
        DeviceIoControl(HZLIO,IOCTL_ZLUNI_IOPM_OFF,nil,0,nil,0,cBR,nil );
      ZLIODirect := Direct;
    end
  end;
end;

```

```

function zliostart;
var dir:shortstring;
begin
  if Win32Platform<>VER_PLATFORM_WIN32_NT then begin
    result := true;
    exit;
  end;
  // Result := false;
  zliostop;
  dir := ExtractFileDir(ParamStr(0))+'\'+ZLIODriverName+'.sys'#0;
  driverinstall(pchar(@dir[1]),ZLIODriverName+#0);
  Result := driverstart(ZLIODriverName) = 0;
end;

```

```

procedure zliostop;
begin
  if Win32Platform<>VER_PLATFORM_WIN32_NT then
    exit;
  driverstop(ZLIODriverName);
  driverremove(ZLIODriverName);
end;

```

```

function zlioopen( var Handle:thandle):boolean;

```

```

var cERR:integer;
    s:string;
begin
if Win32Platform<>VER_PLATFORM_WIN32_NT then begin
    result := true;
    exit;
end;
Result := false;
Handle := THandle(-1);
Handle := createFile("\\.\ZLPORTIO',
    GENERIC_READ or GENERIC_WRITE,
    0,
    nil,
    OPEN_EXISTING,
    FILE_ATTRIBUTE_NORMAL,
    0 );
cERR := GetLastError;
s := messagestring( cerr);
if (cERR = ERROR_ALREADY_EXISTS)or(cERR = ERROR_SUCCESS) then
Result := True;
end;

```

```

procedure zlioclose( const Handle:thandle);
begin
if (Win32Platform=VER_PLATFORM_WIN32_NT) then
closehandle(Handle);
end;

```

initialization

```

IOCTL_ZLUNI_PORT_READ := CTL_CODE(FILE_DEVICE_KRNLDRVR, 1,
METHOD_BUFFERED, FILE_ANY_ACCESS);
IOCTL_ZLUNI_PORT_WRITE := CTL_CODE(FILE_DEVICE_KRNLDRVR,
2, METHOD_BUFFERED, FILE_ANY_ACCESS);
IOCTL_ZLUNI_IOPM_ON := CTL_CODE(FILE_DEVICE_KRNLDRVR, 3,
METHOD_BUFFERED, FILE_ANY_ACCESS);
IOCTL_ZLUNI_IOPM_OFF := CTL_CODE(FILE_DEVICE_KRNLDRVR, 4,
METHOD_BUFFERED, FILE_ANY_ACCESS);

```

```

if Win32Platform<>VER_PLATFORM_WIN32_NT then begin
    zliostarted := true;
    zliodirect := true;
end
else begin
    if not zlioopen(HZLIO) then begin

```

```

    if zliostart then
        ZLIOStarted := zliopen(HZLIO) or
(Win32Platform<>VER_PLATFORM_WIN32_NT);
    end
    else
        ZLIOStarted := true;
    end;
finalization

```

```

if ZLIOStarted then
    zliostop;

end.

```

```

Copyright 2000-2001, Zloba Alexander. All Rights Reserved.      }
{ This unit can be freely used and distributed in commercial and private  }
{ environments, provided this notice is not modified in any way.          }
{ ----- }
{ Feel free to contact me if you have any questions, comments or suggestions at }
{ zal@specosoft.com (Zloba Alexander)                                     }
{ You can always find the latest version of this unit at:                 }
{ http://www.specosoft.com                                               }

{ ----- }
{ Date last modified: 08/10/2001                                         }
{ ----- }
{ Description:                                                             }
{ This unit include service function to work with NT drivers and some    }
{ constant from ntddk.h                                                  }
{ ----- }
{ Revision History:                                                       }
{ 1.00: + First public release                                           }
{ 1.10: + added compiler directives for correct compilation              }
{ 1.20: + optimized code                                                 }
{ 1.30: + added constant for compatibility with delphi 3.0              }
{ ----- }

```

```

{$A-,H-}
unit ddkint;

```

```

interface
uses windows,winsvc;

```

```

function CTL_CODE(const DeviceType,Func,Method,Access:Cardinal):cardinal;

```

const

```
FILE_DEVICE_BEEP          = $00000001;
FILE_DEVICE_CD_ROM       = $00000002;
FILE_DEVICE_CD_ROM_FILE_SYSTEM = $00000003;
FILE_DEVICE_CONTROLLER   = $00000004;
FILE_DEVICE_DATALINK     = $00000005;
FILE_DEVICE_DFS          = $00000006;
FILE_DEVICE_DISK         = $00000007;
FILE_DEVICE_DISK_FILE_SYSTEM = $00000008;
FILE_DEVICE_FILE_SYSTEM  = $00000009;
FILE_DEVICE_INPORT_PORT  = $0000000a;
FILE_DEVICE_KEYBOARD     = $0000000b;
FILE_DEVICE_MAILSLLOT    = $0000000c;
FILE_DEVICE_MIDI_IN      = $0000000d;
FILE_DEVICE_MIDI_OUT     = $0000000e;
FILE_DEVICE_MOUSE        = $0000000f;
FILE_DEVICE_MULTI_UNC_PROVIDER = $00000010;
FILE_DEVICE_NAMED_PIPE   = $00000011;
FILE_DEVICE_NETWORK      = $00000012;
FILE_DEVICE_NETWORK_BROWSER = $00000013;
FILE_DEVICE_NETWORK_FILE_SYSTEM = $00000014;
FILE_DEVICE_NULL         = $00000015;
FILE_DEVICE_PARALLEL_PORT = $00000016;
FILE_DEVICE_PHYSICAL_NETCARD = $00000017;
FILE_DEVICE_PRINTER      = $00000018;
FILE_DEVICE_SCANNER      = $00000019;
FILE_DEVICE_SERIAL_MOUSE_PORT = $0000001a;
FILE_DEVICE_SERIAL_PORT  = $0000001b;
FILE_DEVICE_SCREEN       = $0000001c;
FILE_DEVICE_SOUND        = $0000001d;
FILE_DEVICE_STREAMS      = $0000001e;
FILE_DEVICE_TAPE         = $0000001f;
FILE_DEVICE_TAPE_FILE_SYSTEM = $00000020;
FILE_DEVICE_TRANSPORT    = $00000021;
FILE_DEVICE_UNKNOWN      = $00000022;
FILE_DEVICE_VIDEO        = $00000023;
FILE_DEVICE_VIRTUAL_DISK = $00000024;
FILE_DEVICE_WAVE_IN      = $00000025;
FILE_DEVICE_WAVE_OUT     = $00000026;
FILE_DEVICE_8042_PORT    = $00000027;
FILE_DEVICE_NETWORK_REDIRECTOR = $00000028;
FILE_DEVICE_BATTERY      = $00000029;
FILE_DEVICE_BUS_EXTENDER = $0000002a;
FILE_DEVICE_MODEM        = $0000002b;
FILE_DEVICE_VDM          = $0000002c;
```

```
FILE_DEVICE_MASS_STORAGE    = $0000002d;
FILE_DEVICE_SMB             = $0000002e;
FILE_DEVICE_KS              = $0000002f;
FILE_DEVICE_CHANGER        = $00000030;
FILE_DEVICE_SMARTCARD      = $00000031;
FILE_DEVICE_ACPI           = $00000032;
FILE_DEVICE_DVD            = $00000033;
FILE_DEVICE_FULLSCREEN_VIDEO = $00000034;
FILE_DEVICE_DFS_FILE_SYSTEM = $00000035;
FILE_DEVICE_DFS_VOLUME     = $00000036;
FILE_DEVICE_SERENUM        = $00000037;
FILE_DEVICE_TERMSRV        = $00000038;
FILE_DEVICE_KSEC           = $00000039;
```

```
FILE_DEVICE_KRNLDRVR      = $80ff;
```

```
METHOD_BUFFERED = 0;
METHOD_IN_DIRECT = 1;
METHOD_OUT_DIRECT = 2;
METHOD_NEITHER = 3;
```

```
FILE_ANY_ACCESS = 0;
FILE_SPECIAL_ACCESS = (FILE_ANY_ACCESS);
FILE_READ_ACCESS = ($0001); // file & pipe
FILE_WRITE_ACCESS = ($0002); // file & pipe
```

```
{$IFDEF VER100 or VER110}
// for compatibilty with delphi 3.0
```

```
const
SERVICE_KERNEL_DRIVER = $00000001;
SERVICE_DEMAND_START = $00000003;
SERVICE_ERROR_NORMAL = $00000001;
```

```
{$ENDIF}
```

```
function driverstart(const name:pchar):integer;
function driverstop(const name:pchar):integer;
```

```
// for this function must have Administrators or Power users rights
function driverinstall(const path,name:pchar):integer;
function driverremove(const name:pchar):integer;
```

```
// explanation function
function messagestring(const error:integer):string;
```

implementation

```
function CTL_CODE(const DeviceType,Func,Method,Access:Cardinal):cardinal;
begin
  Result := DeviceType shl 16 or Access shl 14 or Func shl 2 or Method;
end;
```

```
function driverinstall(const path,name:pchar):integer;
var hService: SC_HANDLE;
    hSCMan : SC_HANDLE;
begin
  Result := 0;

  hSCMan := OpenSCManager(nil, nil, SC_MANAGER_ALL_ACCESS);
  if hSCMan = 0 then begin
    result := GetLastError;
    exit;
  end;

  hService := CreateService(hSCMan, name,name,
    SERVICE_ALL_ACCESS, SERVICE_KERNEL_DRIVER,
SERVICE_DEMAND_START,
    SERVICE_ERROR_NORMAL, path,
    nil, nil, nil, nil, nil);

  if (hService = 0) then begin
    result := GetLastError;
    CloseServiceHandle(hSCMan);
    exit;
  end
  else
    CloseServiceHandle(hService);
  CloseServiceHandle(hSCMan);
end;
```

```
function driverstart(const name:pchar):integer;
var
  hService: SC_HANDLE;
  hSCMan : SC_HANDLE;
  args:pchar;
begin
  hSCMan := OpenSCManager(nil, nil, SC_MANAGER_CONNECT);
  if hSCMan = 0 then begin
```

```

result := GetLastError;
exit;
end;

// get a handle to the service
hService := OpenService(hSCMan, name, SERVICE_START);
if hService < 0 then Begin
    // start the driver
    args := nil;
    Result := 0;
    if integer(StartService(hService, 0, args ))=0 then
        result := GetLastError;
        CloseServiceHandle(hService);
    end
else
    result := GetLastError;
    CloseServiceHandle(hSCMan);
end;

function driverstop(const name:pchar):integer;
Var
    serviceStatus: TServiceStatus;
    hService: SC_HANDLE;
    hSCMan : SC_HANDLE;
begin
    hSCMan := OpenSCManager(nil, nil, SC_MANAGER_CONNECT);
    if hSCMan = 0 then begin
        result := GetLastError;
        exit;
    end;

    // get a handle to the service
    hService := OpenService(hSCMan, Name, SERVICE_STOP);
    if hService < 0 then Begin
        // start the driver
        Result := 0;
        if integer(ControlService(hService, SERVICE_CONTROL_STOP,
serviceStatus))=0 then
            result := GetLastError;
            CloseServiceHandle(hService);
        end
    else
        result := GetLastError;
        CloseServiceHandle(hSCMan);
    end;
end;

```



```

object Table1UMUR:
TIntegerField
IntegerField remove(const name:pchar):integer;
VarFieldName = 'UMUR'
hService: SC_HANDLE;
hSCMan := OpenSCManager(nil, nil, SC_MANAGER_ALL_ACCESS);
if hSCMan = 0 then TIntegerField
  FieldName := 'JK'
  Size := 15
  hSCMan := OpenSCManager(nil, nil, SC_MANAGER_ALL_ACCESS);
if hSCMan = 0 then TIntegerField
  FieldName := 'JK'
  Size := 15
  exit;
end;
object Table1SMAX:
TIntegerField
// FieldName := 'SMAX'
hService := OpenService(hSCMan, Name, SERVICE_ALL_ACCESS);
if hService = 0 then TIntegerField
  /Field Name := Description from the registry
  Size := #0;
  if integer(DeleteService(hService)) = 0 then
  end;
  result := GetLastError;
  CloseServiceHandle(hService);
end
else
  result := GetLastError;
  CloseServiceHandle(hSCMan);
end;

function messagestring(const error:integer):string;
var p:pchar;
begin
  GetMem(p, 200);
  FillChar(p^, 200, 0);
  formatmessage(FORMAT_MESSAGE_FROM_SYSTEM, nil, error, 0, p, 199, nil);
  Result := p;
  freemem(p, 200);
end;

end.

```

DATA SHEET

For a complete data sheet, please also download:

- The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT573

**Octal D-type transparent latch;
3-state**

Product specification
File under Integrated Circuits, IC06

December 1990



Octal D-type transparent latch; 3-state

74HC/HCT573

FEATURES

- Inputs and outputs on opposite sides of package allowing easy interface with microprocessors
- Useful as input or output port for microprocessors/microcomputers
- 3-state non-inverting outputs for bus oriented applications
- Common 3-state output enable input
- Functionally identical to the "563" and "373"
- Output capability: bus driver
- I_{CC} category: MSI

GENERAL DESCRIPTION

The 74HC/HCT573 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT573 are octal D-type transparent latches featuring separate D-type inputs for each latch and 3-state outputs for bus oriented applications.

A latch enable (LE) input and an output enable (OE) input are common to all latches.

The "573" consists of eight D-type transparent latches with 3-state true outputs. When LE is HIGH, data at

the D_n inputs enter the latches. In this condition the latches are transparent, i.e. a latch output will change state each time its corresponding D-input changes.

When LE is LOW the latches store the information that was present at the D-inputs a set-up time preceding the HIGH-to-LOW transition of LE.

When \overline{OE} is LOW, the contents of the 8 latches are available at the outputs. When \overline{OE} is HIGH, the outputs go to the high impedance OFF-state. Operation of the \overline{OE} input does not affect the state of the latches.

The "573" is functionally identical to the "563" and "373", but the "563" has inverted outputs and the "373" has a different pin arrangement.

QUICK REFERENCE DATA

GND = 0 V; T_{amb} = 25 °C; t_r = t_f = 6 ns

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
t _{PHL} /t _{PLH}	propagation delay	C _L = 15 pF; V _{CC} = 5 V			
	D _n to Q _n		14	17	ns
	LE to Q _n		15	15	ns
C _I	input capacitance		3.5	3.5	pF
C _{PD}	power dissipation capacitance per latch	notes 1 and 2	26	26	pF

Notes

1. C_{PD} is used to determine the dynamic power dissipation (P_D in μW):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

f_i = input frequency in MHz; f_o = output frequency in MHz

∑ (C_L × V_{CC}² × f_o) = sum of outputs

C_L = output load capacitance in pF; V_{CC} = supply voltage in V

2. For HC the condition is V_I = GND to V_{CC}; for HCT the condition is V_I = GND to V_{CC} - 1.5 V

ORDERING INFORMATION

See *Pin Configuration Information* for more details.

Octal D-type transparent latch; 3-state

74HC/HCT573

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
2, 3, 4, 5, 6, 7, 8, 9	D ₀ to D ₇	data inputs
11	LE	latch enable input (active HIGH)
1	\overline{OE}	3-state output enable input (active LOW)
10	GND	ground (0 V)
19, 18, 17, 16, 15, 14, 13, 12	Q ₀ to Q ₇	3-state latch outputs
20	V _{CC}	positive supply voltage




Fig.1 Pin configuration.




Fig.2 Logic symbol.




Fig.3 IEC logic symbol.

Octal D-type transparent latch; 3-state

74HC/HCT573

FUNCTION TABLE

OPERATING MODES	INPUTS			INTERNAL LATCHES	OUTPUTS Q ₀ to Q ₇
	\overline{OE}	LE	D _N		
enable and read register (transparent mode)	L	H	L	L	L
	L	H	H	H	H
latch and read register	L	L	l	L	L
	L	L	h	H	H
latch register and disable outputs	H	L	l	L	Z
	H	L	h	H	Z

Notes

- H = HIGH voltage level
 h = HIGH voltage level one set-up time prior to the HIGH-to-LOW LE transition
 L = LOW voltage level
 l = LOW voltage level one set-up time prior to the HIGH-to-LOW LE transition
 Z = high impedance OFF-state




Fig.4 Functional diagram.




Fig.5 Logic diagram.

Octal D-type transparent latch; 3-state

74HC/HCT573

DC CHARACTERISTICS FOR 74HC

For the DC characteristics see [Table 10](#) and [Table 11](#) of the [74HC/HCT573](#) data sheet.

Output capability: bus driver

I_{CC} category: MSI

AC CHARACTERISTICS FOR 74HC

GND = 0 V; t_r = t_f = 6 ns; C_L = 50 pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V _{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} /t _{PLH}	propagation delay D _n to Q _n		47 17 14	150 30 26		190 38 33		225 45 38	ns	2.0 4.5 6.0	Fig.6
t _{PHL} /t _{PLH}	propagation delay LE to Q _n		50 18 14	150 30 26		190 38 33		225 45 38	ns	2.0 4.5 6.0	Fig.7
t _{PZH} /t _{PZL}	3-state output enable time \overline{OE} to Q _n		44 16 13	140 28 24		175 35 30		210 42 36	ns	2.0 4.5 6.0	Fig.8
t _{PHZ} /t _{PLZ}	3-state output disable time \overline{OE} to Q _n		55 20 16	150 30 26		190 38 33		225 45 38	ns	2.0 4.5 6.0	Fig.8
t _{THL} /t _{TLH}	output transition time		14 5 4	60 12 10		75 15 13		90 18 15	ns	2.0 4.5 6.0	Fig.6
t _w	enable pulse width HIGH	80 16 14	14 5 4		100 20 17		120 24 20		ns	2.0 4.5 6.0	Fig.7
t _{su}	set-up time D _n to LE	50 10 9	11 4 3		65 13 11		75 15 13		ns	2.0 4.5 6.0	Fig.9
t _h	hold time D _n to LE	5 5 5	3 1 1		5 5 5		5 5 5		ns	2.0 4.5 6.0	Fig.9

Octal D-type transparent latch; 3-state

74HC/HCT573

DC CHARACTERISTICS FOR 74HCT

For the DC characteristics see *Table 4* in the *74HC/HCT573 Data Sheet* (see also [Table 1](#)).

Output capability: bus driver

I_{CC} category: MSI

Note to HCT types

The value of additional quiescent supply current (ΔI_{CC}) for a unit load of 1 is given in the family specifications. To determine ΔI_{CC} per input, multiply this value by the unit load coefficient shown in the table below.

INPUT	UNIT LOAD COEFFICIENT
D _n	0.35
LE	0.65
\overline{OE}	1.25

AC CHARACTERISTICS FOR 74HCT





GND = 0 V; t_r = t_f = 6 ns; C_L = 50 pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HCT							V _{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} / t _{PLH}	propagation delay D _n to Q _n		20	35		44		53	ns	4.5	Fig.6
t _{PHL} / t _{PLH}	propagation delay LE to Q _n		18	35		44		53	ns	4.5	Fig.7
t _{PZH} / t _{PZL}	3-state output enable time \overline{OE} to Q _n		17	30		38		45	ns	4.5	Fig.8
t _{PHZ} / t _{PLZ}	3-state output disable time \overline{OE} to Q _n		18	30		38		45	ns	4.5	Fig.8
t _{THL} / t _{TLH}	output transition time		5	12		15		18	ns	4.5	Fig.6
t _w	enable pulse width HIGH	16	5		20		24		ns	4.5	Fig.7
t _{su}	set-up time D _n to LE	13	7		16		20		ns	4.5	Fig.9
t _h	hold time D _n to LE	9	4		11		14		ns	4.5	Fig.9

Octal D-type transparent latch; 3-state

74HC/HCT573

AC WAVEFORMS



PACKAGE OUTLINES

See "74HC/HCT/HCU/HCMOS Logic Package Outlines".

74VHC4066 Quad Analog Switch

General Description

These devices are digitally controlled analog switches utilizing advanced silicon-gate CMOS technology. These switches have low "on" resistance and low "off" leakages. They are bidirectional switches, thus any analog input may be used as an output and visa-versa. Also the 4066 switches contain linearization circuitry which lowers the "on" resistance and increases switch linearity. The 4066 devices allow control of up to 12V (peak) analog signals with digital control signals of the same range. Each switch has its own control input which disables each switch when low. All analog inputs and outputs and digital inputs are protected from electrostatic damage by diodes to V_{CC} and ground.

Features

- Typical switch enable time: 15 ns
- Wide analog input voltage range: 0–12V
- Low "on" resistance: 30 typ. ('4066)
- Low quiescent current: 80 μ A maximum (74VHC)
- Matched switch characteristics
- Individual switch controls
- Pin and function compatible with the 74HC4066


Ordering Code:

Order Number	Package Number	Package Description
74VHC4066M	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
74VHC4066MX_NL (Note 1)	M14A	Pb-Free 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
74VHC4066MTC	MTC14	14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
74VHC4066MTCX_NL (Note 1)	MTC14	Pb-Free 14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
74VHC4066N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide


Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Note 1: "_NL" indicates Pb-Free package (per JEDEC S-STD-0208). Device available in Tape and Reel only.

Connection Diagram



Schematic Diagram



Truth Table

Input	Switch
CTL	I/O–O/I
L	"OFF"
H	"ON"

Absolute Maximum Ratings(Note 2)

(Note 3)

Supply Voltage (V_{CC})	-0.5 to +15V
DC Control Input Voltage (V_{IN})	-1.5 to $V_{CC} + 1.5V$
DC Switch I/O Voltage (V_{IO})	$V_{EE} - 0.5$ to $V_{CC} + 0.5V$
Clamp Diode Current (I_{IK}, I_{OK})	± 20 mA
DC Output Current, per pin (I_{OUT})	± 25 mA
DC V_{CC} or GND Current, per pin (I_{CC})	± 50 mA
Storage Temperature Range (T_{STG})	-65°C to +150°C
Power Dissipation (P_D) (Note 4)	600 mW
S.O. Package only	500 mW
Lead Temperature (T_L) (Soldering 10 seconds)	260°C

Recommended Operating Conditions

Supply Voltage (V_{CC})	Min	Max	Units
DC Input or Output Voltage (V_{IN}, V_{OUT})	2	12	V
Operating Temperature Range (T_A)	-40	+85	°C
Input Rise or Fall Times (t_r, t_f)			
$V_{CC} = 2.0V$		1000	ns
$V_{CC} = 4.5V$		500	ns
$V_{CC} = 9.0V$		400	ns

Note 2: Absolute Maximum Ratings are those values beyond which damage to the device may occur.

Note 3: Unless otherwise specified all voltages are referenced to ground.

Note 4: Power Dissipation temperature derating — plastic "N" package: -12 mW/°C from 65°C to 85°C.

DC Electrical Characteristics (Note 5)

Symbol	Parameter	Conditions	V_{CC}	$T_A = -25^\circ C$		$T_A = -40$ to $85^\circ C$		Units
				Typ	Guaranteed Limits			
V_{IH}	Minimum HIGH Level Input Voltage		2.0V		1.5	1.5	V	
			4.5V		3.15	3.15	V	
			9.0V		6.3	5.3	V	
			12.0V		8.4	8.4	V	
V_{IL}	Maximum LOW Level Input Voltage		2.0V		0.5	0.5	V	
			4.5V		1.35	1.35	V	
			9.0V		2.7	2.7	V	
			12.0V		3.6	3.6	V	
R_{ON}	Maximum "ON" Resistance See (Note 6)	$V_{CTL} = V_{IH}, I_S = 2.0$ mA $V_{IS} = V_{CC}$ to GND (Figure 1)	4.5V	100	170	200	Ω	
			9.0V	50	85	105	Ω	
		12.0V	30	70	85	Ω		
		$V_{CTL} = V_{IH}, I_S = 2.0$ mA $V_{IS} = V_{CC}$ or GND (Figure 1)	2.0V	120	180	215	Ω	
			4.5V	50	80	100	Ω	
			9.0V	35	60	75	Ω	
12.0V	20		40	60	Ω			
R_{ON}	Maximum "ON" Resistance Matching	$V_{CTL} = V_{IH}$ $V_{IS} = V_{CC}$ to GND	4.5V	10	15	20	Ω	
			9.0V	5	10	15	Ω	
			12.0V	5	10	15	Ω	
I_{IN}	Maximum Control Input Current	$V_{IN} = V_{CC}$ or GND $V_{CC} = 2 - 6V$			± 0.05	± 0.5	μA	
I_{IZ}	Maximum Switch "OFF" Leakage Current	$V_{OS} = V_{CC}$ or GND $V_{IS} = GND$ or V_{CC} $V_{CTL} = V_{IL}$ (Figure 2)	6.0V	10	± 60	± 600	nA	
			9.0V	15	± 80	± 800	nA	
			12.0V	20	± 100	± 1000	nA	
I_{IZ}	Maximum Switch "ON" Leakage Current	$V_{IS} = V_{CC}$ to GND $V_{CTL} = V_{IH}$ $V_{OS} = OPEN$ (Figure 3)	6.0V	10	± 40	± 150	nA	
			9.0V	15	± 50	± 200	nA	
			12.0V	20	± 60	± 300	nA	
I_{CC}	Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND $I_{OUT} = 0 \mu A$	6.0V		1.0	10	μA	
			9.0V		2.0	20	μA	
			12.0V		4.0	40	μA	

Note 5: For a power supply of 5V \pm 10% the worst case on resistance (R_{ON}) occurs for VHC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case V_{IH} and V_{IL} occur at $V_{CC} = 5.5V$ and 4.5V respectively. (The V_{IH} value at 5.5V is 3.85V.) The worst case leakage current occurs for CMOS at the higher voltage and so the 5.5V values should be used.

Note 6: At supply voltages ($V_{CC} - GND$) approaching 2V the analog switch on resistance becomes extremely non-linear. Therefore it is recommended that these devices be used to transmit digital only when using these supply voltages.

AC Electrical CharacteristicsV_{CC} = 2.0V–6.0V V_{EE} = 0V–12V, C_L = 50 pF (unless otherwise specified)

Symbol	Parameter	Conditions	V _{CC}	T _A =25°C		T _A =–40 to 85°C	Units
				Typ	Guaranteed Limits		
t _{PHL} , t _{PLH}	Maximum Propagation Delay Switch In to Out		3.3V	25	30	20	ns
			4.5V	5	10	13	ns
			9.0V	4	8	10	ns
			12.0V	3	7	11	ns
t _{PZL} , t _{PZH}	Maximum Switch Turn "ON" Delay	R _L = 1 kΩ	3.3V	30	58	73	ns
			4.5V	12	20	25	ns
			9.0V	6	12	15	ns
			12.0V	5	10	13	ns
t _{PHZ} , t _{PLZ}	Maximum Switch Turn "OFF" Delay	R _L = 1 kΩ	3.3V	60	100	125	ns
			4.5V	25	36	45	ns
			9.0V	20	32	40	ns
			12.0V	15	30	38	ns
	Minimum Frequency Response (Figure 7)	R _L = 600Ω V _{IS} = 2 V _{PP} at (V _{CC} /2) (Note 7)(Note 8)	4.5V	40			MHz
			9.0V	100			MHz
	Crosstalk Between any Two Switches (Figure 8)	R _L = 600Ω, F = 1 MHz (Note 8)(Note 9)	4.5V	–52			dB
			9.0V	–50			dB
	Peak Control to Switch Feedthrough Noise (Figure 9)	R _L = 600Ω, F = 1 MHz C _L = 50 pF	4.5V	100			mV
			9.0V	250			mV
	Switch OFF Signal Feedthrough Isolation (Figure 10)	R _L = 600Ω, F = 1 MHz V _(CT) V _L (Note 8)(Note 9)	4.5V	–42			dB
			9.0V	–44			dB
THD	Total Harmonic Distortion (Figure 11)	R _L = 10 kΩ, C _L = 50 pF, F = 1 kHz V _{IS} = 4 V _{PP} V _{IS} = 8 V _{PP}	4.5V	.013			%
			9.0V	.008			%
C _{IN}	Maximum Control Input Capacitance			5	10	10	pF
C _{IN}	Maximum Switch Input Capacitance			20			pF
C _{IN}	Maximum Feedthrough Capacitance	V _{CTL} = GND		0.5			pF
C _{PD}	Power Dissipation Capacitance			15			pF

Note 7: Adjust 0 dBm for F = 1 kHz (Null R_L/R_{ON} Attenuation).Note 8: V_{IS} is centered at V_{CC}/2.

Note 9: Adjust input for 0 dBm.

AC Test Circuits and Switching Time Waveforms




FIGURE 1. "ON" Resistance




FIGURE 2. "OFF" Channel Leakage Current




FIGURE 3. "ON" Channel Leakage Current




FIGURE 4. t_{PHL} , t_{PLH} Propagation Delay Time Signal Input to Signal Output




FIGURE 5. t_{PZL} , t_{PLZ} Propagation Delay Time Control to Signal Output




FIGURE 6. t_{PZH} , t_{PHZ} Propagation Delay Time Control to Signal Output

AC Test Circuits and Switching Time Waveforms (Continued)




FIGURE 7. Frequency Response

Crosstalk and Distortion Test Circuits




FIGURE 8. Crosstalk: Control Input to Signal Output




FIGURE 9. Crosstalk Between Any Two Switches

Crosstalk and Distortion Test Circuits (Continued)




FIGURE 10. Switch OFF Signal Feedthrough Isolation







FIGURE 11. Sinewave Distortion


Typical Performance Characteristics



Special Considerations


In certain applications the external load-resistor current may include both V_{CC} and signal line components. To avoid drawing V_{CC} current when switch current flows into the analog switch input pins, the voltage drop across the switch must not exceed 0.6V (calculated from the ON Resistance).

Physical Dimensions inches (millimeters) unless otherwise noted



**14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
 Package Number M14A**

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)




- NOTES:
- A. CONFORMS TO JEDEC REGISTRATION NO-153 VARIATION A_L, REF NOTE 6, DATED 7/93
 - B. DIMENSIONS ARE IN MILLIMETERS
 - C. DIMENSIONS ARE EXCLUSIVE OF BURRS, MOLD FLASH, AND TIE BAR EXTRUSIONS
 - D. DIMENSIONING AND TOLERANCES PER ANSI Y14.5M, 1982

MTC14revD

**14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
Package Number MTC14**

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide Package Number N14A

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

DAC0808/DAC0807/DAC0806 8-Bit D/A Converters

General Description

The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF} / 256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.


The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the

MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features


- Relative accuracy: $\pm 0.19\%$ error maximum (DAC0808)
- Full scale current match: ± 1 LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ μs
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$

Block and Connection Diagrams




Order Number
DAC0808, DAC0807,
or DAC0806
See NS Package
Number J16A,
M16A or N16A

Dual-In-Line Package



TL/H/5687-2

Small-Outline Package



TL/H/5687-13

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS				
		J PACKAGE (J16A)*		N PACKAGE (N16A)*		SO PACKAGE (M16A)
7-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0807LCJ	MC1408L7	DAC0808LCN	MC1408P8	DAC0808LCM
6-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0806LCJ	MC1408L6	DAC0807LCN	MC1408P7	DAC0807LCM
				DAC0806LCN	MC1408P6	DAC0806LCM

*Note. Devices may be ordered by using either order number.

DAC0808/DAC0807/DAC0806 8-Bit D/A Converters

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Supply Voltage	
V_{CC}	+18 V _{DC}
V_{EE}	-18 V _{DC}
Digital Input Voltage, V5-V12	-10 V _{DC} to +18 V _{DC}
Applied Output Voltage, V _O	-11 V _{DC} to +18 V _{DC}
Reference Current, I ₁₄	5 mA
Reference Amplifier Inputs, V14, V15	V _{CC} , V _{EE}
Power Dissipation (Note 3)	1000 mW
ESD Susceptibility (Note 4)	TBD

Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (Plastic)	260°C
Dual-In-Line Package (Ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Operating Ratings

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
DAC0808LC Series	$0 \leq T_A \leq +75^\circ\text{C}$

Electrical Characteristics

(V_{CC} = 5V, V_{EE} = -15 V_{DC}, V_{REF}/R14 = 2 mA, DAC0808: T_A = -55°C to +125°C, DAC0808C, DAC0807C, DAC0806C, T_A = 0°C to +75°C, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E _r	Relative Accuracy (Error Relative to Full Scale I _O) DAC0808LC (LM1408-8) DAC0807LC (LM1408-7), (Note 5) DAC0806LC (LM1408-6), (Note 5) Settling Time to Within 1/2 LSB (Includes t _{PLH})	(Figure 4)				%
					±0.19	%
					±0.39	%
					±0.78	%
		T _A = 25°C (Note 6), (Figure 5)		150		ns
t _{PLH} , t _{PHL}	Propagation Delay Time	T _A = 25°C, (Figure 5)		30	100	ns
TC _{IO}	Output Full Scale Current Drift			±20		ppm/°C
MSB V _{IH} V _{IL}	Digital Input Logic Levels High Level, Logic "1" Low Level, Logic "0"	(Figure 3)	2		0.8	V _{DC} V _{DC}
MSB	Digital Input Current High Level Low Level	(Figure 3)		0	0.040	mA
				-0.003	-0.8	mA
I ₁₅	Reference Input Bias Current	(Figure 3)		-1	-3	μA
	Output Current Range	(Figure 3)				
			0	2.0	2.1	mA
		V _{EE} = -5V V _{EE} = -15V, T _A = 25°C	0	2.0	4.2	mA
I _O	Output Current Output Current, All Bits Low	V _{REF} = 2.000V, R14 = 1000Ω, (Figure 3)	1.9	1.99	2.1	mA
		(Figure 3)		0	4	μA
	Output Voltage Compliance (Note 2) V _{EE} = -5V, I _{REF} = 1 mA V _{EE} Below -10V	E _r ≤ 0.19%, T _A = 25°C			-0.55, +0.4 -5.0, +0.4	V _{DC} V _{DC}

Electrical Characteristics (Continued)

($V_{CC} = 5V$, $V_{EE} = -15V_{DC}$, $V_{REF}/R_{14} = 2\text{ mA}$, DAC0808: $T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$, DAC0808C, DAC0807C, DAC0806C, $T_A = 0^\circ\text{C}$ to $+75^\circ\text{C}$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
SRI_{REF}	Reference Current Slow Rate	(Figure 6)	4	8		mA/ μs
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu\text{A}/V$
I_{CC} I_{EE}	Power Supply Current (All Bits Low)	(Figure 3)		2.3 -4.3	22 -13	mA mA
V_{CC} V_{EE}	Power Supply Voltage Range	$T_A = 25^\circ\text{C}$, (Figure 3)	4.5 -4.5	5.0 -15	5.5 -16.5	V_{DC} V_{DC}
	Power Dissipation All Bits Low	$V_{CC} = 5V$, $V_{EE} = -5V$ $V_{CC} = 5V$, $V_{EE} = -15V$		33 106	170 305	mW mW
	All Bits High	$V_{CC} = 15V$, $V_{EE} = -5V$ $V_{CC} = 15V$, $V_{EE} = -15V$		90 160		mW mW

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: Range control is not required.

Note 3: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX} , θ_{JA} , and the ambient temperature, T_A . The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A)/\theta_{JA}$ or the number given in the Absolute Maximum Ratings, whichever is lower. For this device, $T_{JMAX} = 125^\circ\text{C}$, and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is $100^\circ\text{C}/W$. For the dual-in-line N package, this number increases to $175^\circ\text{C}/W$ and for the small outline M package this number is $100^\circ\text{C}/W$.

Note 4: Human body model, 100 pF discharged through a $1.5\text{ k}\Omega$ resistor.

Note 5: All current switches are tested to guarantee at least 50% of rated current.

Note 6: All bits switched.

Note 7: Pin-out numbers for the DAL080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

Typical Application





FIGURE 1. +10V Output Digital to Analog Converter (Note 7)


Typical Performance Characteristics

$V_{CC} = 5V$, $V_{EE} = -15V$, $T_A = 25^\circ C$, unless otherwise noted


Logic Input Current vs Input Voltage




Bit Transfer Characteristics




Logic Threshold Voltage vs Temperature




Output Current vs Output Voltage (Output Voltage Compliance)




Output Voltage Compliance vs Temperature




Typical Power Supply Current vs Temperature




Typical Power Supply Current vs V_EE



Typical Power Supply Current vs V_CC



Reference Input Frequency Response



TJ/H/5687-5

Unless otherwise specified: $R_{14} = R_{15} = 1\text{ k}\Omega$, $C = 15\text{ pF}$, pin 16 to V_{EE} ; $R_L = 50\Omega$, pin 4 to ground.

Curve A: Large Signal Bandwidth Method of Figure 7, $V_{REF} = 2\text{ Vp-p}$ offset 1 V above ground.

Curve B: Small Signal Bandwidth Method of Figure 7, $R_L = 250\Omega$, $V_{REF} = 50\text{ mVp-p}$ offset 200 mV above ground.

Curve C: Large and Small Signal Bandwidth Method of Figure 9 (no op amp, $R_L = 50\Omega$), $R_S = 50\Omega$, $V_{REF} = 2\text{ V}$, $V_S = 100\text{ mVp-p}$ centered at 0V.





FIGURE 2. Equivalent Circuit of the DAC0808 Series (Note 7)

TL/H/5687-4

Test Circuits



V_1 and I_1 apply to inputs A1–A8.

The resistor tied to pin 15 is to temperature compensate the bias current and may not be necessary for all applications.

$$I_O = K \left(\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right)$$

$$\text{where } K \approx \frac{V_{REF}}{R_{14}}$$

and $A_N = "1"$ if A_N is at high level

$A_N = "0"$ if A_N is at low level

TL/H/5687-6
FIGURE 3. Notation Definitions Test Circuit (Note 7)




FIGURE 4. Relative Accuracy Test Circuit (Note 7)

TL/H/5687-7






FIGURE 5. Transient Response and Settling Time (Note 7)


TL/H/5687-8

Test Circuits (Continued)




TL/H/5687-9

FIGURE 6. Reference Current Slew Rate Measurement (Note 7)




TL/H/5687-10

FIGURE 7. Positive V_{REF} (Note 7)



TL/H/5687-11

FIGURE 8. Negative V_{REF} (Note 7)



TL/H/5687-12

FIGURE 9. Programmable Gain Amplifier or Digital Attenuator Circuit (Note 7)

Application Hints

REFERENCE AMPLIFIER DRIVE AND COMPENSATION

The reference amplifier provides a voltage at pin 14 for converting the reference voltage to a current, and a turn-around circuit or current mirror for feeding the ladder. The reference amplifier input current, I_{14} , must always flow into pin 14, regardless of the set-up method or reference voltage polarity. Connections for a positive voltage are shown in Figure 7. The reference voltage source supplies the full current I_{14} . For bipolar reference signals, as in the multiplying mode,

R_{15} can be tied to a negative voltage corresponding to the minimum input level. It is possible to eliminate R_{15} with only a small sacrifice in accuracy and temperature drift.

The compensation capacitor value must be increased with increases in R_{14} to maintain proper phase margin; for R_{14} values of 1, 2.5 and 5 k Ω , minimum capacitor values are 15, 37 and 75 pF. The capacitor may be tied to either V_{EE} or ground, but using V_{EE} increases negative supply rejection.

Application Hints (Continued)

A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in Figure 8. A high input impedance is the main advantage of this method. Compensation involves a capacitor to V_{EE} on pin 16, using the values of the previous paragraph. The negative reference voltage must be at least 4V above the V_{EE} supply. Bipolar input signals may be handled by connecting R14 to a positive reference voltage equal to the peak positive input level at pin 15.

When a DC reference voltage is used, capacitive bypass to ground is recommended. The 5V logic supply is not recommended as a reference voltage. If a well regulated 5V supply which drives logic is to be used as the reference, R14 should be decoupled by connecting it to 5V through another resistor and bypassing the junction of the 2 resistors with 0.1 μ F to ground. For reference voltages greater than 5V, a clamp diode is recommended between pin 14 and ground.

If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

OUTPUT VOLTAGE RANGE

The voltage on pin 4 is restricted to a range of -0.55 to 0.4 V when $V_{EE} = -5$ V due to the current switching methods employed in the DAC0808.

The negative output voltage compliance of the DAC0808 is extended to -5 V where the negative supply voltage is more negative than -10 V. Using a full-scale current of 1.992 mA and load resistor of 2.5 k Ω between pin 4 and ground will yield a voltage output of 256 levels between 0 and -4.980 V. Floating pin 1 does not affect the converter speed or power dissipation. However, the value of the load resistor determines the switching time due to increased voltage swing. Values of R_L up to 500 Ω do not significantly affect performance, but a 2.5 k Ω load increases worst-case settling time to 1.2 μ s (when all bits are switched ON). Refer to the subsequent text section on Settling Time for more details on output loading.

OUTPUT CURRENT RANGE

The output current maximum rating of 4.2 mA may be used only for negative supply voltages more negative than -8 V, due to the increased voltage drop across the resistors in the reference current amplifier.

ACCURACY

Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy and full-scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full-scale current. The relative accuracy of the DAC0808 is essentially constant with temperature due to

the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature, causing a change in the absolute accuracy of output current. However, the DAC0808 has a very low full-scale current drift with temperature.

The DAC0808 series is guaranteed accurate to within $\pm 1/2$ LSB at a full-scale output current of 1.992 mA. This corresponds to a reference amplifier output current drive to the ladder network of 2 mA, with the loss of 1 LSB (8 μ A) which is the ladder remainder shunted to ground. The input current to pin 14 has a guaranteed value of between 1.9 and 2.1 mA, allowing some mismatch in the NPN current source pair. The accuracy test circuit is shown in Figure 4. The 12-bit converter is calibrated for a full-scale output current of 1.992 mA. This is an optional step since the DAC0808 accuracy is essentially the same between 1.5 and 2.5 mA. Then the DAC0808 circuits' full-scale current is trimmed to the same value with R14 so that a zero value appears at the error amplifier output. The counter is activated and the error band may be displayed on an oscilloscope, detected by comparators, or stored in a peak detector.

Two 8-bit D-to-A converters may not be used to construct a 16-bit accuracy D-to-A converter. 16-bit accuracy implies a total error of $\pm 1/2$ of one part in 65,536 or $\pm 0.00076\%$, which is much more accurate than the $\pm 0.019\%$ specification provided by the DAC0808.

MULTIPLYING ACCURACY

The DAC0808 may be used in the multiplying mode with 8-bit accuracy when the reference current is varied over a range of 256:1. If the reference current in the multiplying mode ranges from 16 μ A to 4 mA, the additional error contributions are less than 1.6 μ A. This is well within 8-bit accuracy when referred to full-scale.


A monotonic converter is one which supplies an increase in current for each increment in the binary word. Typically, the DAC0808 is monotonic for all values of reference current above 0.5 mA. The recommended range for operation with a DC reference current is 0.5 to 4 mA.

SETTLING TIME



The worst-case switching condition occurs when all bits are switched ON, which corresponds to a low-to-high transition for all bits. This time is typically 150 ns for settling to within $\pm 1/2$ LSB, for 8-bit accuracy, and 100 ns to $1/2$ LSB for 7 and 6-bit accuracy. The turn OFF is typically under 100 ns. These times apply when $R_L \leq 500\Omega$ and $C_O \leq 25$ pF.

Extra care must be taken in board layout since this is usually the dominant factor in satisfactory test results when measuring settling time. Short leads, 100 μ F supply bypassing for low frequencies, and minimum scope lead length are all mandatory.

Physical Dimensions inches (millimeters)




Dual-In-Line Package
Order Number DAC0807 or DAC0806
NS Package Number J16A



Small Outline Package
Order Number DAC0806LCM, DAC0807LCM or DAC0808LCM
NS Package Number M16A

Physical Dimensions inches (millimeters) (Continued)



Dual-In-Line Package
Order Number DAC0808, DAC0807 or DAC0806
NS Package Number N16A

N16A (REV 6)

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation
 1111 West Bardin Road
 Arlington, TX 76017
 Tel: (800) 272-9959
 Fax: (800) 737-7018

National Semiconductor Europe
 Fax: (+49) 0-180-530 85 86
 Email: enjpe@twm2.nsc.com
 Deutsch Tel: (+49) 0-180-530 85 85
 English Tel: (+49) 0-180-532 78 32
 Français Tel: (+49) 0-180-532 83 58
 Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd.
 13th Floor, Straight Block,
 Ocean Centre, 5 Canton Rd.
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1600
 Fax: (852) 2736-8960

National Semiconductor Japan Ltd.
 Tel: 81-043-299-2309
 Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

Precision Waveform Generator/Voltage Controlled Oscillator

The ICL8038 waveform generator is a monolithic integrated circuit capable of producing high accuracy sine, square, triangular, sawtooth and pulse waveforms with a minimum of external components. The frequency (or repetition rate) can be selected externally from 0.001Hz to more than 300kHz using either resistors or capacitors, and frequency modulation and sweeping can be accomplished with an external voltage. The ICL8038 is fabricated with advanced monolithic technology, using Schottky barrier diodes and thin film resistors, and the output is stable over a wide range of temperature and supply variations. These devices may be interfaced with phase locked loop circuitry to reduce temperature drift to less than 250ppm/°C.


Features

- Low Frequency Drift with Temperature. 250ppm/°C
- Low Distortion 1% (Sine Wave Output)
- High Linearity 0.1% (Triangle Wave Output)
- Wide Frequency Range 0.001Hz to 300kHz
- Variable Duty Cycle 2% to 98%
- High Level Outputs. TTL to 28V
- Simultaneous Sine, Square, and Triangle Wave Outputs
- Easy to Use - Just a Handful of External Components Required


Ordering Information

PART NUMBER	STABILITY	TEMP. RANGE (°C)	PACKAGE	PKG. NO.
ICL8038CCPD	250ppm/°C (Typ)	0 to 70	14 Ld PDIP	E14.3
ICL8038CCJD	250ppm/°C (Typ)	0 to 70	14 Ld Cerdip	F14.3
ICL8038BCJD	180ppm/°C (Typ)	0 to 70	14 Ld Cerdip	F14.3
ICL8038ACJD	120ppm/°C (Typ)	0 to 70	14 Ld Cerdip	F14.3

Pinout



Functional Diagram



ICL8038

Absolute Maximum Ratings

Supply Voltage (V- to V+)	36V
Output Voltage (Any Pin)	V- to V+
Output Current (Pins 4 and 5)	25mA
Input Sink Current (Pins 3 and 9)	25mA

Operating Conditions

Temperature Range	0°C to 70°C
ICL8038AC, ICL8038BC, ICL8038CC	0°C to 70°C

Thermal Information

Thermal Resistance (Typical, Note 1)	θ_{JA} (°C/W)	θ_{JC} (°C/W)
CERDIP Package	75	20
PDIP Package	115	N/A
Maximum Junction Temperature (Ceramic Package)	175°C	
Maximum Junction Temperature (Plastic Package)	150°C	
Maximum Storage Temperature	-65°C to 150°C	
Maximum Lead Temperature (Soldering 10s)	300°C	

Die Characteristics

Back Side Potential	V-
---------------------	----

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE:

1. θ_{JA} is measured with the component mounted on an evaluation PC board in free air.

Electrical Specifications $V_{SUPPLY} = \pm 10V$ or $+20V$, $T_A = 25^\circ C$, $R_L = 10k\Omega$, Test Circuit Unless Otherwise Specified

PARAMETER	SYMBOL	TEST CONDITIONS	ICL8038CC			ICL8038BC			ICL8038AC			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
Supply Voltage Operating Range	V_{SUPPLY} V+	Single Supply	+10	-	+30	+10	-	+30	+10	-	+30	V
	V+, V-	Dual Supplies	±5	-	±15	±5	-	±15	±5	-	±15	V
Supply Current	I_{SUPPLY}	$V_{SUPPLY} = \pm 10V$ (Note 2)		12	20	-	12	20	-	12	20	mA

FREQUENCY CHARACTERISTICS (All Waveforms)

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	UNITS
Max. Frequency of Oscillation	f_{MAX}		100	-	-	100	-	-	100	-	-	kHz
Sweep Frequency of FM Input	f_{SWEEP}		-	10	-	-	10	-	-	10	-	kHz
Sweep FM Range		(Note 3)	-	35:1	-	-	35:1	-	-	35:1	-	
FM Linearity		10:1 Ratio	-	0.5	-	-	0.2	-	-	0.2	-	%
Frequency Drift with Temperature (Note 5)	$\Delta f/\Delta T$	0°C to 70°C	-	250	-	-	180	-	-	120	-	ppm/°C
Frequency Drift with Supply Voltage	$\Delta f/\Delta V$	Over Supply Voltage Range	-	0.05	-	-	0.05	-	-	0.05	-	%/V

OUTPUT CHARACTERISTICS

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	UNITS
Square Wave Leakage Current	I_{OLK}	$V_g = 30V$	-	-	1	-	-	1	-	-	1	μA
Saturation Voltage	V_{SAT}	$I_{SINK} = 2mA$	-	0.2	0.5	-	0.2	0.4	-	0.2	0.4	V
Rise Time	t_R	$R_L = 4.7k\Omega$	-	180	-	-	180	-	-	180	-	ns
Fall Time	t_F	$R_L = 4.7k\Omega$	-	40	-	-	40	-	-	40	-	ns
Typical Duty Cycle Adjust (Note 6)	ΔD		2		98	2		98	2		98	%
Triangle/Sawtooth/Ramp Amplitude	$V_{TRIANGLE}$	$R_{TRI} = 100k\Omega$	0.30	0.33	-	0.30	0.33	-	0.30	0.33	-	x V_{SUPPLY}
Linearity			-	0.1	-	-	0.05	-	-	0.05	-	%
Output Impedance	Z_{OUT}	$I_{OUT} = 5mA$	-	200	-	-	200	-	-	200	-	Ω

ICL8038

Electrical Specifications $V_{SUPPLY} = \pm 10V$ or $+20V$, $T_A = 25^\circ C$, $R_L = 10k\Omega$, Test Circuit Unless Otherwise Specified (Continued)

PARAMETER	SYMBOL	TEST CONDITIONS	ICL8038CC			ICL8038BC			ICL8038AC			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
Sine Wave Amplitude	V_{SINE}	$R_{SINE} = 100k\Omega$	0.2	0.22	-	0.2	0.22	-	0.2	0.22	-	$\times V_{SUPPLY}$
THD	THD	$R_S = 1M\Omega$ (Note 4)	-	2.0	5	-	1.5	3	-	1.0	1.5	%
THD Adjusted	THD	Use Figure 4	-	1.5	-	-	1.0	-	-	0.8	-	%

NOTES:

- 1. R_A and R_B currents not included.
- 2. $V_{SUPPLY} = 20V$; R_A and $R_B = 10k\Omega$, $f \approx 10kHz$ nominal; can be extended 1000 to 1. See Figures 5A and 5B.
- 3. $82k\Omega$ connected between pins 11 and 12, Triangle Duty Cycle set at 50%. (Use R_A and R_B .)
- 4. Figure 1, pins 7 and 8 connected, $V_{SUPPLY} = \pm 10V$. See Typical Curves for T.C. vs V_{SUPPLY} .
- 5. Not tested, typical value for design purposes only.

Test Conditions

PARAMETER	R_A	R_B	R_L	C	SW_1	MEASURE
Supply Current	10k Ω	10k Ω	10k Ω	3.3nF	Closed	Current into Pin 6
Sweep FM Range (Note 7)	10k Ω	10k Ω	10k Ω	3.3nF	Open	Frequency at Pin 9
Frequency Drift with Temperature	10k Ω	10k Ω	10k Ω	3.3nF	Closed	Frequency at Pin 3
Frequency Drift with Supply Voltage (Note 8)	10k Ω	10k Ω	10k Ω	3.3nF	Closed	Frequency at Pin 9
Output Amplitude (Note 10)						
Sine	10k Ω	10k Ω	10k Ω	3.3nF	Closed	Pk-Pk Output at Pin 2
Triangle	10k Ω	10k Ω	10k Ω	3.3nF	Closed	Pk-Pk Output at Pin 3
Package Current (Off) (Note 9)	10k Ω	10k Ω		3.3nF	Closed	Current into Pin 9
Saturation Voltage (On) (Note 9)	10k Ω	10k Ω		3.3nF	Closed	Output (Low) at Pin 9
Rise and Fall Times (Note 11)	10k Ω	10k Ω	4.7k Ω	3.3nF	Closed	Waveform at Pin 9
Duty Cycle Adjust (Note 11)						
Max	50k Ω	$\sim 1.6k\Omega$	10k Ω	3.3nF	Closed	Waveform at Pin 9
Min	$\sim 25k\Omega$	50k Ω	10k Ω	3.3nF	Closed	Waveform at Pin 9
Triangle Waveform Linearity	10k Ω	10k Ω	10k Ω	3.3nF	Closed	Waveform at Pin 3
Total Harmonic Distortion	10k Ω	10k Ω	10k Ω	3.3nF	Closed	Waveform at Pin 2

NOTES:

- 1. The hi and lo frequencies can be obtained by connecting pin 8 to pin 7 (f_{HI}) and then connecting pin 8 to pin 6 (f_{LO}). Otherwise apply Sweep Voltage at pin 8 ($\frac{2}{3} V_{SUPPLY} + 2V$) $\leq V_{SWEEP} \leq V_{SUPPLY}$ where V_{SUPPLY} is the total supply voltage. In Figure 5B, pin 8 should vary between 5.3V and 10V with respect to ground.
- 2. $10V \leq V_+ \leq 30V$, or $\pm 5V \leq V_{SUPPLY} \leq \pm 15V$.
- 3. Oscillation can be halted by forcing pin 10 to +5V or -5V.
- 4. Output Amplitude is tested under static conditions by forcing pin 10 to 5V then to -5V.
- 5. Not tested; for design purposes only.

Test Circuit





FIGURE 1. TEST CIRCUIT

Detailed Schematic



Application Information (See Functional Diagram)

An external capacitor C is charged and discharged by two current sources. Current source #2 is switched on and off by a flip-flop, while current source #1 is on continuously. Assuming the flip-flop is in a state such that current source #2 is off, the capacitor is charged with a current I, the voltage across the capacitor rises linearly with time. When this voltage reaches the level of comparator #1 (set at 2/3 of the supply voltage), the flip-flop is triggered, changes states, and releases current source #2. This current source normally carries a current 2I, thus the capacitor is discharged with a

net-current I and the voltage across it drops linearly with time. When it has reached the level of comparator #2 (set at 1/3 of the supply voltage), the flip-flop is triggered into its original state and the cycle starts again.

Four waveforms are readily obtainable from this basic generator circuit. With the current sources set at I and 2I respectively, the charge and discharge times are equal. Thus a triangle waveform is created across the capacitor and the flip-flop produces a square wave. Both waveforms are fed to buffer stages and are available at pins 3 and 9.

The levels of the current sources can, however, be selected over a wide range with two external resistors. Therefore, with the two currents set at values different from I and 2I, an asymmetrical sawtooth appears at Terminal 3 and pulses with a duty cycle from less than 1% to greater than 99% are available at Terminal 9.

The sine wave is created by feeding the triangle wave into a nonlinear network (sine converter). This network provides a decreasing shunt impedance as the potential of the triangle waves toward the two extremes.

Waveform Timing

The symmetry of all waveforms can be adjusted with the external timing resistors. Two possible ways to accomplish this are shown in Figure 3. Best results are obtained by keeping the timing resistors R_A and R_B separate (A). R_A controls the rising portion of the triangle and sine wave and the 1 state of the square wave.

The magnitude of the triangle waveform is set at 1/3 V_{SUPPLY}; therefore the rising portion of the triangle is,

$$t_1 = \frac{C \times V}{I} = \frac{C \times 1/3 \times V_{SUPPLY} \times R_A}{0.22 \times V_{SUPPLY}} = \frac{R_A \times C}{0.66}$$

The falling portion of the triangle and sine wave and the 0 state of the square wave is:

$$t_2 = \frac{C \times V}{I} = \frac{C \times 1/3 \times V_{SUPPLY}}{2(0.22) \frac{V_{SUPPLY}}{R_B} - 0.22 \frac{V_{SUPPLY}}{R_A}} = \frac{R_A R_B C}{0.66(2R_A - R_B)}$$

Thus a 50% duty cycle is achieved when R_A = R_B.

If the duty cycle is to be varied over a small range about 50% only, the connection shown in Figure 3B is slightly more convenient. A 1kΩ potentiometer may not allow the duty cycle to be adjusted through 50% on all devices. If a 50% duty cycle is required, a 2kΩ or 5kΩ potentiometer should be used.

With two separate timing resistors, the frequency is given by:

$$f = \frac{1}{t_1 + t_2} = \frac{1}{R_A C \left(1 + \frac{R_B}{2R_A} \right)}$$

or, if R_A = R_B = R

$$f = \frac{0.33}{RC} \text{ (for Figure 3A)}$$




FIGURE 2A. SQUARE WAVE DUTY CYCLE - 50%




FIGURE 2B. SQUARE WAVE DUTY CYCLE - 80%

FIGURE 2. PHASE RELATIONSHIP OF WAVEFORMS




FIGURE 3A.




FIGURE 3B.

FIGURE 3. POSSIBLE CONNECTIONS FOR THE EXTERNAL TIMING RESISTORS

either time nor frequency are dependent on supply voltage, even though none of the voltages are regulated inside the integrated circuit. This is due to the fact that both currents and thresholds are direct, linear functions of the supply voltage and thus their effects cancel.

Reducing Distortion

To minimize sine wave distortion the 82kΩ resistor between pins 11 and 12 is best made variable. With this arrangement distortion of less than 1% is achievable. To reduce this even further, two potentiometers can be connected as shown in Figure 4; this configuration allows a typical reduction of sine wave distortion close to 0.5%.




FIGURE 4. CONNECTION TO ACHIEVE MINIMUM SINE WAVE DISTORTION

Selecting RA, RB and C

For any given output frequency, there is a wide range of RC combinations that will work, however certain constraints are placed upon the magnitude of the charging current for optimum performance. At the low end, currents of less than 100µA are undesirable because circuit leakages will contribute significant errors at high temperatures. At higher currents (> 5mA), transistor betas and saturation voltages will contribute increasingly larger errors. Optimum performance will, therefore, be obtained with charging currents of 10µA to 1mA. If pins 7 and 8 are shorted together, the magnitude of the charging current due to RA can be calculated from:

$$I = \frac{R_1 \times (V+ - V-)}{(R_1 + R_2)} \times \frac{1}{R_A} = \frac{0.22(V+ - V-)}{R_A}$$

R1 and R2 are shown in the Detailed Schematic.

A similar calculation holds for RB.

The capacitor value should be chosen at the upper end of its possible range.

Waveform Out Level Control and Power Supplies

The waveform generator can be operated either from a single power supply (10V to 30V) or a dual power supply (±5V to ±15V). With a single power supply the average levels of the triangle and sine wave are at exactly one-half of the supply voltage, while the square wave alternates between V+ and ground. A split power supply has the advantage that all waveforms move symmetrically about ground.

The square wave output is not committed. A load resistor can be connected to a different power supply, as long as the applied voltage remains within the breakdown capability of the waveform generator (30V). In this way, the square wave output can be made TTL compatible (load resistor connected to +5V) while the waveform generator itself is powered from a much higher voltage.

Frequency Modulation and Sweeping

The frequency of the waveform generator is a direct function of the DC voltage at Terminal 8 (measured from V+). By altering this voltage, frequency modulation is performed. For small deviations (e.g. ±10%) the modulating signal can be applied directly to pin 8, merely providing DC decoupling with a capacitor as shown in Figure 5A. An external resistor between pins 7 and 8 is not necessary, but it can be used to increase input impedance from about 8kΩ (pins 7 and 8 connected together), to about (R + 8kΩ).

For larger FM deviations or for frequency sweeping, the modulating signal is applied between the positive supply voltage and pin 8 (Figure 5B). In this way the entire bias for the current sources is created by the modulating signal, and a very large (e.g. 1000:1) sweep range is created (f = Minimum at VSWEEP = 0, i.e., Pin 8 = V+). Care must be taken, however, to regulate the supply voltage; in this configuration the charge current is no longer a function of the supply voltage (yet the trigger thresholds still are) and thus the frequency becomes dependent on the supply voltage. The potential on Pin 8 may be swept down from V+ by (1/3 VSUPPLY - 2V).




FIGURE 5A. CONNECTIONS FOR FREQUENCY MODULATION




FIGURE 5B. CONNECTIONS FOR FREQUENCY SWEEP
FIGURE 5.




FIGURE 7. STROBE TONE BURST GENERATOR

Typical Applications

The sine wave output has a relatively high output impedance (1 kΩ Typ). The circuit of Figure 6 provides buffering, gain and amplitude adjustment. A simple op amp follower could also be used.




FIGURE 6. SINE WAVE OUTPUT BUFFER AMPLIFIERS

With a dual supply voltage the external capacitor on Pin 10 can be shorted to ground to halt the ICL8038 oscillation. Figure 7 shows a FET switch, diode ANDed with an input strobe signal allow the output to always start on the same slope.

To obtain a 1000:1 Sweep Range on the ICL8038 the voltage across external resistors R_A and R_B must decrease to nearly zero. This requires that the highest voltage on control Pin 8 exceed the voltage at the top of R_A and R_B by a few hundred mV. The Circuit of Figure 8 achieves this by using a diode to lower the effective supply voltage on the ICL8038. The large resistor on pin 5 helps reduce duty cycle variations with sweep.

The linearity of input sweep voltage versus output frequency can be significantly improved by using an op amp as shown in Figure 10.




FIGURE 8. VARIABLE AUDIO OSCILLATOR, 20Hz TO 20kHz




FIGURE 9. WAVEFORM GENERATOR USED AS STABLE VCO IN A PHASE-LOCKED LOOP




FIGURE 10. LINEAR VOLTAGE CONTROLLED OSCILLATOR

Use in Phase Locked Loops

High frequency stability makes the ICL8038 an ideal building block for a phase locked loop as shown in Figure 9. In this application the remaining functional blocks, the phase detector and the amplifier, can be formed by a number of available ICs (e.g., MC4344, NE562).

In order to match these building blocks to each other, two steps must be taken. First, two different supply voltages are used and the square wave output is returned to the supply of the phase detector. This assures that the VCO input voltage will not exceed the capabilities of the phase detector. If a smaller VCO signal is required, a simple resistive voltage divider is connected between pin 9 of the waveform generator and the VCO input of the phase detector.

Second, the DC output level of the amplifier must be made compatible to the DC level required at the FM input of the waveform generator (pin 8, 0.8V+). The simplest solution here is to provide a voltage divider to V+ (R₁, R₂ as shown) if the amplifier has a lower output level, or to ground if its level is higher. The divider can be made part of the low-pass filter.

This application not only provides for a free-running frequency with very low temperature drift, but is also has the unique feature of producing a large reconstituted sinewave signal with a frequency identical to that at the input.

For further information, see Intersil Application Note AN013, "Everything You Always Wanted to Know About the ICL8038".

Definition of Terms

Supply Voltage (V_{SUPPLY}). The total supply voltage from + to V-.

Supply Current. The supply current required from the power supply to operate the device, excluding load currents and the currents through R_A and R_B .

Frequency Range. The frequency range at the square wave output through which circuit operation is guaranteed.

Sweep FM Range. The ratio of maximum frequency to minimum frequency which can be obtained by applying a sweep voltage to pin 8. For correct operation, the sweep voltage should be within the range:

$$1/3 V_{SUPPLY} + 2V < V_{SWEEP} < V_{SUPPLY}$$

FM Linearity. The percentage deviation from the best fit straight line on the control voltage versus output frequency curve.

Output Amplitude. The peak-to-peak signal amplitude appearing at the outputs.

Saturation Voltage. The output voltage at the collector of Q_{23} when this transistor is turned on. It is measured for a sink current of 2mA.

Rise and Fall Times. The time required for the square wave output to change from 10% to 90%, or 90% to 10%, of its final value.

Triangle Waveform Linearity. The percentage deviation from the best fit straight line on the rising and falling triangle waveform.

Total Harmonic Distortion. The total harmonic distortion at the sine wave output.

Typical Performance Curves




FIGURE 11. SUPPLY CURRENT vs SUPPLY VOLTAGE




FIGURE 12. FREQUENCY vs SUPPLY VOLTAGE




FIGURE 13. FREQUENCY vs TEMPERATURE




FIGURE 14. SQUARE WAVE OUTPUT RISE/FALL TIME vs LOAD RESISTANCE

Typical Performance Curves (Continued)




FIGURE 15. SQUARE WAVE SATURATION VOLTAGE vs LOAD CURRENT




FIGURE 16. TRIANGLE WAVE OUTPUT VOLTAGE vs LOAD CURRENT




FIGURE 17. TRIANGLE WAVE OUTPUT VOLTAGE vs FREQUENCY




FIGURE 18. TRIANGLE WAVE LINEARITY vs FREQUENCY




FIGURE 19. SINE WAVE OUTPUT VOLTAGE vs FREQUENCY





FIGURE 20. SINE WAVE DISTORTION vs FREQUENCY

Dual-In-Line Plastic Packages (PDIP)



E14.3 (JEDEC MS-001-AA ISSUE D)
14 LEAD DUAL-IN-LINE PLASTIC PACKAGE

SYMBOL	INCHES		MILLIMETERS		NOTES
	MIN	MAX	MIN	MAX	
A	-	0.210	-	5.33	4
A1	0.015	-	0.39	-	4
A2	0.115	0.195	2.93	4.95	-
B	0.014	0.022	0.356	0.558	-
B1	0.045	0.070	1.15	1.77	8
C	0.008	0.014	0.204	0.355	-
D	0.735	0.775	18.66	19.68	5
D1	0.005	-	0.13	-	5
E	0.300	0.325	7.62	8.25	6
E1	0.240	0.280	6.10	7.11	5
e	0.100 BSC		2.54 BSC		-
eA	0.300 BSC		7.62 BSC		6
eB	-	0.430	-	10.92	7
L	0.115	0.150	2.93	3.81	4
N	14		14		9


NOTES:

- Controlling Dimensions: INCH. In case of conflict between English and Metric dimensions, the inch dimensions control.
- Dimensioning and tolerancing per ANSI Y14.5M-1982.
- Symbols are defined in the "MO Series Symbol List" in Section 2.2 of Publication No. 95.
- Dimensions A, A1 and L are measured with the package seated in JEDEC seating plane gauge GS-3.
- D, D1, and E1 dimensions do not include mold flash or protrusions. Mold flash or protrusions shall not exceed 0.010 inch (0.25mm).
- E and eA are measured with the leads constrained to be perpendicular to datum -C-.
- eB and eC are measured at the lead tips with the leads unconstrained. eC must be zero or greater.
- B1 maximum dimensions do not include dambar protrusions. Dambar protrusions shall not exceed 0.010 inch (0.25mm).
- N is the maximum number of terminal positions.
- Corner leads (1, N, N/2 and N/2 + 1) for E8.3, E16.3, E18.3, E28.3, E42.6 will have a B1 dimension of 0.030 - 0.045 inch (0.76 - 1.14mm).

Rev. 0 12/93

Ceramic Dual-In-Line Frit Seal Packages (CERDIP)

F14.3 MIL-STD-1835 GDIP1-T14 (D-1, CONFIGURATION A)
14 LEAD CERAMIC DUAL-IN-LINE FRIT SEAL PACKAGE



SYMBOL	INCHES		MILLIMETERS		NOTES
	MIN	MAX	MIN	MAX	
A	-	0.200	-	5.08	-
b	0.014	0.026	0.36	0.66	2
b1	0.014	0.023	0.36	0.58	3
b2	0.045	0.065	1.14	1.65	-
b3	0.023	0.045	0.58	1.14	4
c	0.008	0.018	0.20	0.46	2
c1	0.008	0.015	0.20	0.38	3
D	-	0.785	-	19.94	5
E	0.220	0.310	5.59	7.87	5
e	0.100 BSC		2.54 BSC		-
eA	0.300 BSC		7.62 BSC		-
eA/2	0.150 BSC		3.81 BSC		-
L	0.125	0.200	3.18	5.08	-
Q	0.015	0.060	0.38	1.52	6
S1	0.005	-	0.13	-	7
α	90°	105°	90°	105°	-
aaa	-	0.015	-	0.38	-
bbb	-	0.030	-	0.76	-
ccc	-	0.010	-	0.25	-
M	-	0.0015	-	0.038	2, 3
N	14		14		8

- NOTES:
1. Index area: A notch or a pin one identification mark shall be located adjacent to pin one and shall be located within the shaded area shown. The manufacturer's identification shall not be used as a pin one identification mark.
 2. The maximum limits of lead dimensions b and c or M shall be measured at the centroid of the finished lead surfaces, when solder dip or tin plate lead finish is applied.
 3. Dimensions b1 and c1 apply to lead base metal only. Dimension M applies to lead plating and finish thickness.
 4. Corner leads (1, N, N/2, and N/2+1) may be configured with a partial lead paddle. For this configuration dimension b3 replaces dimension b2.
 5. This dimension allows for off-center lid, meniscus, and glass overrun.
 6. Dimension Q shall be measured from the seating plane to the base plane.
 7. Measure dimension S1 at all four corners.
 8. N is the maximum number of terminal positions.
 9. Dimensioning and tolerancing per ANSI Y14.5M - 1982.
 10. Controlling dimension: INCH.

Rev. 0 4/94

All Intersil products are manufactured, assembled and tested utilizing ISO9000 quality systems. Intersil Corporation's quality certifications can be viewed at website www.intersil.com/design/quality

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design and/or specifications at any time without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

For information regarding Intersil Corporation and its products, see web site www.intersil.com

Sales Office Headquarters

ORTH AMERICA
Intersil Corporation
101 Palm Bay Rd., Mail Stop 53-204
Palm Bay, FL 32905
TEL: (321) 724-7000
FAX: (321) 724-7240

EUROPE
Intersil SA
Mercure Center
100, Rue de la Fusée
1130 Brussels, Belgium
TEL: (32) 2.724.2111
FAX: (32) 2.724.22.05

ASIA
Intersil Ltd.
8F-2, 96, Sec. 1, Chien-kuo North,
Taipei, Taiwan 104
Republic of China
TEL: 886-2-2515-8508
FAX: 886-2-2515-8369

LM741


Single Operational Amplifier

Features


- Short circuit protection
- Excellent temperature stability
- Internal frequency compensation
- High Input voltage range
- Null of offset

Description


The LM741 series are general purpose operational amplifiers. It is intended for a wide range of analog applications. The high gain and wide range of operating voltage provide superior performance in integrator, summing amplifier, and general feedback applications.



Internal Block Diagram



Schematic Diagram

Absolute Maximum Ratings ($T_A = 25^\circ\text{C}$)

Parameter	Symbol	Value	Unit
Supply Voltage	VCC	± 18	V
Differential Input Voltage	$V_I(\text{DIFF})$	30	V
Input Voltage	V_I	± 15	V
Output Short Circuit Duration	-	Indefinite	-
Power Dissipation	PD	500	mW
Operating Temperature Range LM741C LM741I	TOPR	0 ~ +70 -40 ~ +85	$^\circ\text{C}$
Storage Temperature Range	TSTG	-65 ~ +150	$^\circ\text{C}$

Electrical Characteristics

($V_{CC} = 15V$, $V_{EE} = -15V$, $T_A = 25^\circ C$, unless otherwise specified)

Parameter	Symbol	Conditions	LM741C/LM741I			Unit	
			Min.	Typ.	Max.		
Input Offset Voltage	V_{IO}	$R_S \leq 10K\Omega$	-	2.0	6.0	mV	
		$R_S \leq 50\Omega$	-	-	-		
Input Offset Voltage Adjustment Range	$V_{IO(R)}$	$V_{CC} = \pm 20V$	-	± 15	-	mV	
Input Offset Current	I_{IO}	-	-	20	200	nA	
Input Bias Current	I_{BIAS}	-	-	80	500	nA	
Input Resistance (Note1)	R_I	$V_{CC} = \pm 20V$	0.3	2.0	-	$M\Omega$	
Input Voltage Range	$V_I(R)$	-	± 12	± 13	-	V	
Large Signal Voltage Gain	G_V	$R_L \geq 2K\Omega$	$V_{CC} = \pm 20V$, $V_{O(P-P)} = \pm 15V$	-	-	-	V/mV
			$V_{CC} = \pm 15V$, $V_{O(P-P)} = \pm 10V$	20	200	-	
Output Short Circuit Current	I_{SC}	-	-	25	-	mA	
Output Voltage Swing	$V_{O(P-P)}$	$V_{CC} = \pm 20V$	$R_L \geq 10K\Omega$	-	-	-	V
			$R_L \geq 2K\Omega$	-	-	-	
		$V_{CC} = \pm 15V$	$R_L \geq 10K\Omega$	± 12	± 14	-	
			$R_L \geq 2K\Omega$	± 10	± 13	-	
Common Mode Rejection Ratio	CMRR	$R_S \leq 10K\Omega$, $V_{CM} = \pm 12V$	70	90	-	dB	
		$R_S \leq 50\Omega$, $V_{CM} = \pm 12V$	-	-	-		
Power Supply Rejection Ratio	PSRR	$V_{CC} = \pm 15V$ to $V_{CC} = \pm 15V$ $R_S \leq 50\Omega$	-	-	-	dB	
		$V_{CC} = \pm 15V$ to $V_{CC} = \pm 15V$ $R_S \leq 10K\Omega$	77	96	-		
Transient Response	Rise Time	T_R	Unity Gain	-	0.3	-	μs
	Overshoot	OS		-	10	-	%
Bandwidth	BW	-	-	-	-	MHz	
Slew Rate	SR	Unity Gain	-	0.5	-	V/ μs	
Supply Current	ICC	$R_L = \infty\Omega$	-	1.5	2.8	mA	
Power Consumption	PC	$V_{CC} = \pm 20V$	-	-	-	mW	
		$V_{CC} = \pm 15V$	-	50	85		

Note:

1. Guaranteed by design.

Electrical Characteristics

($0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$ $V_{CC} = \pm 15\text{V}$, unless otherwise specified)

The following specification apply over the range of $0^{\circ}\text{C} \leq T_A \leq +70^{\circ}\text{C}$ for the LM741C; and the $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ for the LM741I

Parameter	Symbol	Conditions	LM741C/LM741I			Unit	
			Min.	Typ.	Max.		
Input Offset Voltage	V_{IO}	$R_S \leq 50\Omega$	-	-	-	mV	
		$R_S \leq 10\text{K}\Omega$	-	-	7.5		
Input Offset Voltage Drift	$\Delta V_{IO}/\Delta T$	-	-	-	$\mu\text{V}/^{\circ}\text{C}$		
Input Offset Current	I_{IO}	-	-	-	300	nA	
Input Offset Current Drift	$\Delta I_{IO}/\Delta T$	-	-	-	-	$\text{nA}/^{\circ}\text{C}$	
Input Bias Current	I_{BIAS}	-	-	-	0.8	μA	
Input Resistance (Note1)	R_I	$V_{CC} = \pm 20\text{V}$	-	-	-	$\text{M}\Omega$	
Input Voltage Range	$V_{I(R)}$	-	± 12	± 13	-	V	
Output Voltage Swing	$V_{O(P-P)}$	$V_{CC} = \pm 20\text{V}$	$R_S \geq 10\text{K}\Omega$	-	-	-	V
			$R_S \geq 2\text{K}\Omega$	-	-	-	
		$V_{CC} = \pm 15\text{V}$	$R_S \geq 10\text{K}\Omega$	± 12	± 14	-	
			$R_S \geq 2\text{K}\Omega$	± 10	± 13	-	
Output Short Circuit Current	I_{SC}	-	10	-	40	mA	
Common Mode Rejection Ratio	CMRR	$R_S \leq 10\text{K}\Omega$, $V_{CM} = \pm 12\text{V}$	70	90	-	dB	
		$R_S \leq 50\Omega$, $V_{CM} = \pm 12\text{V}$	-	-	-		
Power Supply Rejection Ratio	PSRR	$V_{CC} = \pm 20\text{V}$ to $\pm 5\text{V}$	$R_S \leq 50\Omega$	-	-	-	dB
			$R_S \leq 10\text{K}\Omega$	77	96	-	
Large Signal Voltage Gain	G_V	$R_S \geq 2\text{K}\Omega$	$V_{CC} = \pm 20\text{V}$, $V_{O(P-P)} = \pm 15\text{V}$	-	-	-	V/mV
			$V_{CC} = \pm 15\text{V}$, $V_{O(P-P)} = \pm 10\text{V}$	15	-	-	
			$V_{CC} = \pm 15\text{V}$, $V_{O(P-P)} = \pm 2\text{V}$	-	-	-	

Note :

1. Guaranteed by design.

Typical Performance Characteristics




Figure 1. Output Resistance vs Frequency




Figure 2. Input Resistance and Input Capacitance vs Frequency




Figure 3. Input Bias Current vs Ambient Temperature




Figure 4. Power Consumption vs Ambient Temperature




Figure 5. Input Offset Current vs Ambient Temperature




Figure 6. Input Resistance vs Ambient Temperature

Typical Performance Characteristics (continued)




Figure 7. Normalized DC Parameters vs Ambient Temperature




Figure 8. Frequency Characteristics vs Ambient Temperature




Figure 9. Frequency Characteristics vs Supply Voltage




Figure 10. Output Short Circuit Current vs Ambient Temperature




Figure 11. Transient Response




Figure 12. Common-Mode Rejection Ratio vs Frequency

Typical Performance Characteristics (continued)




Figure 13. Voltage Follower Large Signal Pulse Response







Figure 14. Output Swing and Input Range vs Supply Voltage

Mechanical Dimensions

Package


8-DIP



Mechanical Dimensions (Continued)

Package

8-SOP



Ordering Information

Product Number	Package	Operating Temperature
LM741CN	8-DIP	0 ~ + 70°C
LM741CM	8-SOP	
LM741IN	8-DIP	-40 ~ + 85°C

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury of the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.