

SKRIPSI

PEMULIHAN KEDIP TEGANGAN MENGGUNAKAN *DYNAMIC VOLTAGE RESTORER* BERBASIS *FUZZY LOGIC CONTROLLER* DENGAN *SOFTWARE MATLAB*



Disusun Oleh :
MANSUR ISFAHAN
NIM : 02.12.051

INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO S-1
KONSENTRASI TEKNIK ENERGI LISTRIK

MARET 2009

1998

PERMILIHAN KEHIMPUNAN TEKNIKSI TEKNOLOGI DAN INFORMATIKA
KEMENTERIAN KEHIMPUNAN TEKNIKSI TEKNOLOGI DAN INFORMATIKA
KEMENTERIAN PERINDUSTRIAN DAN PERKAWASAN

PERMILIHAN KEHIMPUNAN
TEKNIKSI TEKNOLOGI DAN INFORMATIKA
KEMENTERIAN PERINDUSTRIAN DAN PERKAWASAN

MANUAL ISYAH
NO : 01.1.01



INSTITUT TEKNOLOGI SEPULUH NOPEMBER
FAKULTAS TEKNIK ELEKTRO
JURUSAN TEKNIK ELEKTRO
KEMENTERIAN PERINDUSTRIAN DAN PERKAWASAN

1998

LEMBAR PERSETUJUAN

PEMULIHAN KEDIP TEGANGAN MENGGUNAKAN *DYNAMIC VOLTAGE RESTORER* BERBASIS *FUZZY LOGIC CONTROLLER* DENGAN SOFTWARE *MATLAB*

SKRIPSI

Disusun Untuk Melengkapi dan Memenuhi Persyaratan Guna Mencapai Gelar Sarjana Teknik Elektro Strata Satu (S-1)

Disusun Oleh :

MANSUR ISFAHAN

NIM: 02.12.051

Mengesahui,
Ketua Jurusan Teknik Elektro S-1

Menyetujui,
Dosen Pembimbing

Ir.F. Yudi Limpraptono, MT
NIP.Y.103 9500 274

Ir. Eko Nurcahyo
NIP. Y. 102 8700 172

**KONSENTRASI TEKNIK ENERGI LISTRIK
JURUSAN TEKNIK ELEKTRO S-1
FAKULTAS TEKNOLOGI INDUSTRI
INSTITUT TEKNOLOGI NASIONAL MALANG
MARET 2009**

ABSTRAKSI

PEMULIHAN KEDIP TEGANGAN MENGGUNAKAN *DYNAMIC VOLTAGE RESTORER* BERBASIS *FUZZY LOGIC* *CONTROLLER* DENGAN SOFTWARE MATLAB

Mansur Isfahan

NIM 02.12.051

Rizfahan@yahoo.co.id

Dosen Pembimbing : Ir. Eko Nurcahyo

Gangguan kedip tegangan merupakan salah satu masalah power quality. Gangguan kedip tegangan dapat berdampak buruk pada konsumen terlebih bagi pihak industri. Karena dapat berakibat miss operation pada beberapa peralatan industri (sensitif terhadap kedip tegangan). Masalah tersebut dapat diatasi dengan metode injeksi tegangan menggunakan peralatan elektronika daya yaitu Dynamic Voltage Restorer (DVR).

Dalam skripsi ini akan dibahas penggunaan *Fuzzy Logic Controller* (FLC) sebagai sistem kendali dari DVR. Diharapkan dengan DVR, mampu memulihkan kedip tegangan baik itu kedip tegangan seimbang maupun kedip tegangan tak seimbang.

Dari hasil simulasi, tegangan beban yang mengalami kedip setelah diinjeksi menggunakan DVR dengan control FLC rata-rata mencapai 0.993 pu, meskipun pemulihan tidak mencapai 1 pu tetapi kedip tegangan setelah pemulihan masih dalam range yang diijinkan ($<5\%$).

Kata Kunci: Kedip tegangan , DVR, FLC.

KATA PENGANTAR

Alhamdulillahirabbil'alamiin, segala puji hanya bagi Allah SWT karena atas anugerah-Nya saya selaku penulis dapat menyelesaikan tugas akhir ini dengan judul :

Pemulihan Kedip Tegangan Menggunakan *Dynamic Voltage Restorer* Berbasis *Fuzzy Logic Controller* Dengan *Software Matlab*

Tugas akhir ini disusun sebagai salah satu persyaratan untuk menyelesaikan jenjang pendidikan S1 di Jurusan Teknik Elektro ITN Malang dan juga diharapkan dapat menambah wawasan dalam mengatasi permasalahan tegangan kedip.

Dengan selesainya penyusunan laporan tugas akhir ini, saya mengucapkan terima kasih sebesar-besarnya kepada :

1. Bapak Ir. Eko Nurcahyo selaku Dosen Pembimbing atas perhatian dan bimbingan yang telah diberikan.
2. Bapak Ir. Sidik Nurcahyo, MT, selaku Dekan Fakultas Teknologi Industri ITN Malang
3. Bapak Ir. F. Yudi Limpraptono, MT, selaku Ketua Jurusan Teknik Elektro ITN Malang.
4. Bapak Ir. Yusuf Ismail N, MT, selaku Sekertaris Jurusan Teknik Elektro ITN Malang.
5. Bapak Ir. Widodo Pudji M, MT selaku Dosen Wali saya.
6. Seluruh pihak yang telah membantu saya dalam pelaksanaan dan penyusunan laporan tugas akhir ini.

Penulis menyadari bahwa buku laporan ini masih banyak kekurangan baik dari segi teknik maupun materinya. Untuk itu penulis mengharapkan saran dan kritik yang membangun dari pembaca. Akhir kata penulis mengharapkan semoga tugas akhir ini dapat memberikan manfaat yang berarti bagi para pembaca.

Malang, Maret 2009

Penulis

Lembar Persembahkan

Kupersembahkan untuk ibu yang 9 bulan mengandunku,
Bapak, Mbak Wida, Adikku Afif.

Syukurku tiada henti kepada Allah SWT yang telah
memberiku keluarga yang utuh, hangat, dan sangat
menyayangiku

Fahara



بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

Segala pujian hanyalah milik Allah, saya memuja-Nya serta memohon pertolongan dan ampunan-Nya. "Dialah yang membuat segala sesuatu yang Dia ciptakan secara lengkap (sempurna) dan Dialah yang memulai penciptaan manusia dari tanah" (QS. As-Sajadah 7)

Rosulullah yang memberi teladan terbaik bagi para umatnya. *Jangan meremehkan sekecil apapun kebaikan, meski hanya dengan menjumpai saudaramu dalam keadaan wajah berseri-seri"* (HR. Tirmidzi)

Terima kasih yang se dalam-dalamnya untuk keDua orang tuaku yang telah mengasuhku dengan kasih sayang dan penuh kesabaran, setiap peluh yang kau teteskan, setiap keringat yang kau keluarkan, setiap doa yang kau ucapkan, setiap hasil yang kau dapatkan, setiap jiwa yang kau korbakan, setiap hati yang kau gadaikan, setiap malam yang kau hidupkan, setiap semangat yang kau tumbuhkan & kau berikan untuk anakmu yang lemah ini. Dengan restumu ijinlanlah ananda mempersembahkan sebuah perhiasan yang akan mengisi setiap langkah hidup ananda nantinya. "Yaa Allah ampuni dosa-dosaku dan kedua orang tuaku dan kasihilah mereka sebagaimana mereka mengasihiku diwaktu kecil"

Mbak nida yang selalu mensupport aku, ngajari aku kalkulus, nyilahi komputer sing suarane koyok Gen-set, thx udah jadi kakak terbaik di seluruh dunia . Adikku afif yang dalam diamnya tapi tetep doain aku, thx udah mau datang di seminar hasilku. Aku sayang kalian...!!!

Dengan ilmu hidup menjadi mudah. Dengan agama hidup menjadi terarah. Dengan cinta hidup menjadi indah. Thnx banget buat Rizchaku Nabilla Wachid yang selalu setia menemaniku kemanpun aku melangkah (sering nungguin aq pub d pom bensin,he..he.. maaf), thx untuk semuanya y yank (juga untuk rasa sakit karna udah ngijinin kodrat habib aldantara masuk di hub qta), U're my spirits, tanpamu aku gak bisa nyampe sini lek. I love u n I hope this 4 4ever.

My very very best friend alpan-pipit (thanx bgt udah mau tak riwu'i slama ini), adam (ayo uber-uber ugro maneh dam..), eko (thx udah ngodak-ngodak kami), agus, a'an, dwi01, rizwan, cepek, antok+hoyek (suwon judule), dicky, galang, jupiter & semua keluarga besar Teknik Energi Listrik 02 yg g'bs tak sebutin satu persatu, timakasih buanget nget nget...

Anak - anak asuhku, mamat, kepet, Yusop, yuniar, nehru, thx udah temenin hari-hariku slama ini (ojo geget ae), kalian bikin hidupq lebih hidup. Alm.Pak markim, mas sukar thx udah jd d'best driver.

Om Donas thx wis betulin komputer mbakq, disilahi printer, ngajari bahasa pemrograman (masio mek titik), suwon buanget !!! Kapan? PS an maneh. Mas Ugro,thx bwt program setengah jadi ne.

(Stuppa, Sylvester, Slonong Boy, Namine, OMEN 666, Temu lawak, Balance)Band tempat aku meng explore kreasi. JRI & Need Nod Cell tempatku mengais rupiah. Trimakasih juga buat semua orang yg sayang ma fahan, hidup fahan...!!!

Terima kasih untuk semua orang yang telah membantuku secara langsung maupun tidak , moral maupun spiritual. "Allah saksi dan sebaik-baik pembalas segala amal kebajikan manusia"

Akhir kata fahan cm bisa bilang maaf karna fahan g'bs jd seperti yg kalian minta, maafin yaa...

DAFTAR ISI

JUDUL	i
LEMBAR PENGESAHAN	ii
ABSTRAK	iii
KATA PENGANTAR	iv
DAFTAR ISI	v
DAFTAR GAMBAR	x
DAFTAR TABEL	xii

BAB I PENDAHULUAN

1.1. Latar Belakang	1
1.2. Tujuan	2
1.3. Perumusan Masalah	3
1.4. Batasan Masalah	3
1.5. Metodologi	4
1.6. Sistematika Penulisan	5
1.7. Relevansi	6

BAB II DASAR TEORI

2.1. Kualitas Daya Listrik	7
2.2. Fenomena Kedip Tegangan.....	10
2.3. Karakteristik Gangguan Voltage Sag	12
2.3.1. Besaran Voltage Sag Pada Sistem Radial	12

2.3.2.	Besaran Voltage Sag Pada Sistem Non-Radial	14
2.3.2.1.	Generator Lokal	14
2.3.2.2.	Subtransmisi Loop	15
2.3.2.3.	Cabang-cabang Dari Loop	15
2.3.3.	Besaran Voltage Sag Pada Sistem Mesh	16
2.3.4.	Durasi Voltage Sag	17
2.4.	Penyebab Voltage Sag	17
2.4.1.	Gangguan Hubung Singkat	18
2.4.1.1.	Operator a	21
2.4.1.2.	Rangkaian Simetri Bintang Delta	23
2.4.1.3.	Jenis Gangguan Hubung Singkat	24
2.4.1.3.1.	Hubung Singkat Satu Fasa ke Tanah	27
2.4.1.3.2.	Hubung Singkat Fasa ke fasa	28
2.4.1.3.3.	Hubung Singkat Dua Fasa Ketanah	31
2.4.2.	Starting Motor	33
2.5.	Estimasi Karakteristik Gangguan	36
2.6.	Sensitifitas dan Karakteristik Peralatan Industri	36
2.6.1.	Motor Listrik	37
2.6.2.	Kontaktor	38
2.6.3.	Peralatan Kontrol dan Variable Speed Drive	39
2.7.	Teknologi Pemulihan Voltage Sag	39
2.8.	Inverter	40
2.8.1.	Definisi Inverter	40

2.8.2. Prinsip Dasar	41
2.8.2.1. Single Phasa Half Bridge Inverter	41
2.8.2.2. Single Phasa Full Bridge Inverter	43
2.8.2.3. Three Phasa Inverter	44
2.8.3. Kontrol Tegangan dari Inverter	48
2.8.3.1. Kontrol Gate Inverter Satu Fasa	48
2.8.3.2. Kontrol Gate Inverter Tiga Fasa	51
2.8.3.2.1. Sinusoidal PWM	51
2.8.3.2.2. Space Vector	52
2.8.3.2.3. Space Vector Modulation.....	54
2.8.3.2.4. Indek Modulasi	56
2.8.3.2.5. Penentuan Sektor	55
2.8.3.2.6. Penentuan Waktu State	58
2.8.3.2.7. Pembangkitan Sinyal Switching Inverter	60
2.9. Logika Fuzzy	60
2.9.1. Pendahuluan	60
2.9.2. Himpunan Fuzzy	61
2.9.3. Operasi yang terdapat pada himpunan fuzzy	62
2.9.4. Fuzzyfikasi dan Derajat Keanggotaan	63
2.9.5. Struktur Dasar Pengendalian Logika Fuzzy	65

BAB III PRINSIP KERJA DAN PEMODELAN DYNAMIC VOLTAGE

RESTORER (DVR)

3.1. Pemodelan Sistem	67
3.2. Pemodelan Dynamic Voltage Restorer	69
3.3. Prinsip kerja Pemulihan Tegangan dengan DVR	69
3.4. Komponen Pemulih Tegangan	72
3.4.1. Sensor Deteksi Gangguan	72
3.4.2. Rangkaian Inverter 3 fasa	78
3.4.3. Regulator Tegangan	75
3.4.3.1. Transformasi Vabc ke Vdq0	76
3.4.3.2. Tegangan Refererensi dan Error.....	79
3.4.3.3. Error Kompensator	79
3.4.3.3.1. Fuzzy Logic Controller	79
3.4.3.3.1.1. Penentuan Kuantitas Variabel Linguistik	
Masukan dan Keluaran	82
3.4.3.3.1.2. Penentuan Aturan Dasar (Rule Base) Input	
Output	87
3.4.3.4. Transformasi Output dq FLC ke dq Referensi SVPWM	89
3.4.4. Space Vector Pulse Width Modulation	91
3.4.4.1. Model Penentuan Referensi SVPWM	90
3.4.4.2. Model Penentuan Sektor	91
3.4.4.3. Model Penentu Waktu State	92
3.4.4.4. Model Pembangkitan Sinyal SVPWM	93

BAB IV SIMULASI DAN ANALISA

4.1. Flowchart Pemecahan Masalah	96
4.2. Simulasi Sistem tanpa DVR	97
4.2.1. Kedip Tegangan Akibat Gangguan Hubung Singkat 1 fasa ke Tanah.....	98
4.2.2. Kedip Tegangan Akibat Gangguan Hubung Singkat 2 fasa ke Tanah.....	100
4.2.3. Kedip Tegangan Akibat Gangguan Hubung Singkat 3 fasa ke Tanah.....	102
4.3. Simulasi Sistem dengan Dynamic Voltage Restorer	105
4.3.1. Tegangan Beban saat Gangguan Hubung Singkat 1 fasa ke Tanah.....	106
4.3.2. Tegangan Beban saat Gangguan Hubung Singkat 2 fasa ke Tanah.....	109
4.3.3. Tegangan Beban saat Gangguan Hubung Singkat 3 fasa ke Tanah.....	112

BAB V PENUTUP

5.1. Kesimpulan	118
5.2. Saran	118
DAFTAR PUSTAKA	119

DAFTAR GAMBAR

Gambar	Halaman
2.1. Fenomena terjadi voltage sag	12
2.2. Model pembagi tegangan untuk voltage sag	13
2.3. Rangkaian ekivalen dari generator local	14
2.4. Rangkaian ekivalen subsistem loop	15
2.5. Rangkaian ekivalen dengan banyak cabang	15
2.6. Gangguan hubung singkat menyebabkan voltage sag	19
2.7. Kondisi peralihan dar <i>double circuit</i> menjadi <i>single circuit</i> menyebabkan <i>voltage sag</i>	19
2.8. Bentuk gelombang kedip tegangan yang disebabkan gangguan jarak jauh (7 cycles)	20
2.9. Grafik prosentase penurunan tegangan akibat hubung singkat	20
2.10. Komponen urutan positif, negatif, dan nol	22
2.11. Impedansi Simetris	23
2.12. Komponen urutan positif dan negatif untuk arus dan tegangan	24
2.13. Jenis-jenis gangguan hubung singkat	25
2.14. Notasi pada titik gangguan	26
2.15. Rangkaian urutan untuk hubung singkat satu fasa ke tanah	28
2.16. Rangkaian urutan untuk hubung singkat antar fasa	29
2.17. Hubungan rangkaian urutan dua fasa	30
2.18. Rangkaian urutan untuk hubung singkat dua fasa ke tanah	31

2.19. Rangkaian urutan 2 fasa ketanah	32
2.20. Rangkaian ekivalen kedip tegangan akibat starting motor	34
2.21. Voltage sag akibat starting motor induksi	35
2.22. Tingkat kesensitifan peralatan terhadap gangguan sag	38
2.23. Single fasa half bridge inverter	42
2.24. Single fasa full bridge inverter	44
2.25. Rangkaian inverter 3 fasa	45
2.26. Kombinasi saklar abc yang dinyatakan dalam state	46
2.27. Single PWM	49
2.28. Sinusoidal PWM	52
2.29. Vector medan putar pada stator	54
2.30. Sektor space vector PWM	55
2.31. Trajektori space vector tegangan referensi untuk $M=0.58$ dan $M=1.15$	57
2.32. Vektor-vektor komponen pembentuk V_s pada saat berada di sektor 1	59
2.33. Sinyal switching inverter SVPWM urutan simetri	57
2.34. Definisi himpunan fuzzy A secara diagramatik	62
2.35. Proses Fuzzyfikasi	64
2.36. Sistem control fuzzy secara verbal	66
2.37. Struktur dasar system control logika fuzzy	67
3.1. Sistem kelistrikan industri dengan DVR	67
3.2. Konfigurasi dasar DVR	69
3.3. Hubungan transformator pada mode standby dan boost	71
3.4. Jenis-jenis inverter	72

3.5. Macam-macam inverter 3 fasa	74
3.6. Pemodelan matlab untuk inverter sumber tegangan 3 fasa	75
3.7. Pemodelan regulator tegangan dalam matlab	76
3.8. Bentuk gelombang abc dan dq0	77
3.9. Bentuk gelombang abc dan dq0 konstan	78
3.10. Pemodelan transformasi abc to dq0	78
3.11. Pemodelan fuzzy logic controller	80
3.12. Variabel linguistik dari input error d	83
3.13. Variabel linguistik dari input delta error d	84
3.14. Variabel linguistik dari input error q	85
3.15. Variabel linguistik dari output d	86
3.16. Variabel linguistik dari output q	87
3.17. Sinyal keluaran FLC dan sinyal referensi SVPWM ..	90
3.18. Pemodelan tegangan referensi SVPWM dalam matlab	91
3.19. Pemodelan penentu sektor dalam matlab	92
3.20. Pemodelan penghitung waktu state dalam matlab	93
3.21. Pemodelan pembangkitan sinyal SVPWM dalam matlab	93
4.1. Sistem kelistrikan industri dengan DVR	94
4.2. Simulasi sistem kelistrikan industri tanpa dynamic voltage restorer (DVR) dalam matlab	97
4.3. Voltage sag 70%	98
4.4. Voltage sag 50%	99
4.5. Voltage sag 70%	100

4.6. Voltage sag 50%	101
4.7. Voltage sag 70%	102
4.8. Voltage sag 50%	103
4.9. Simulasi sistem kelistrikan industri dengan dynamic voltage restorer (DVR) dalam matlab	105
4.10. Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC.....	106
4.11. Tegangan beban setelah diinjeksi dengan DVR FLC	107
4.12. Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC.....	107
4.13. Tegangan beban setelah diinjeksi dengan DVR FLC	108
4.14. Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC.....	109
4.15. Tegangan beban setelah diinjeksi dengan DVR FLC	110
4.16. Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC.....	110
4.17. Tegangan beban setelah diinjeksi dengan DVR FLC	111
4.18. Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC.....	112
4.19. Tegangan beban setelah diinjeksi dengan DVR FLC	113
4.20. Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC.....	113
4.21. Tegangan beban setelah diinjeksi dengan DVR FLC	114

DAFTAR TABEL

Tabel	Halaman
2.1. Tegangan untuk tiap kombinasi	47
3.1. Rule Base output d	88
3.2. Rule Base output q	89
3.3. Penentuan sektor SVPWM	92
4.1. Kedip tegangan (voltage sag) dibeban 1 (pu)	104
4.2. Perbandingan hasil Tegangan sebelum dan sesudah injeksi untuk gangguan hubung singkat 1 fasa ketanah	107
4.3. Perbandingan hasil Tegangan sebelum dan sesudah injeksi untuk gangguan hubung singkat 1 fasa ketanah	111
4.4. Perbandingan hasil Tegangan sebelum dan sesudah injeksi untuk gangguan hubung singkat 1 fasa ketanah	114
4.5. Perbandingan hasil Tegangan sebelum dan sesudah injeksi untuk durasi kedip tegangan 1 cycle	115
4.6. Perbandingan hasil Tegangan sebelum dan sesudah injeksi untuk durasi kedip tegangan 3 cycle	115
4.7. Perbandingan hasil Tegangan sebelum dan sesudah injeksi untuk durasi kedip tegangan 5 cycle	116

BAB I

PENDAHULUAN

1.1 Latar Belakang

Seiring dengan meningkatnya permintaan konsumen terhadap hasil produksi maka produsen berusaha memenuhi permintaan tersebut. Kelancaran didalam proses produksi tidak lepas dari energi listrik sebagai sumber energi utama didalam menjalankan peralatan-peralatan produksi. Energi listrik yang digunakan harus memenuhi kualitas daya listrik yang telah ditentukan. Tegangan, baik itu magnitudo, bentuk gelombang dan frekuensi merupakan salah satu faktor dari kualitas daya listrik. Kedip tegangan merupakan fenomena dari drop tegangan yang akibatnya besar sekali bagi konsumen, khususnya bagi pihak industri.

Dengan adanya penurunan tegangan (*kedip tegangan*), mengakibatkan peralatan industri tidak bisa bekerja secara normal bahkan tidak berjalan sama sekali, misalnya alat elektronik yang dipakai sebagai sistem kontrol mesin-mesin produksi. Sehingga pada akhirnya dapat mengganggu proses produksi dari perusahaan tersebut dan dengan terganggunya proses produksi, secara financial perusahaan akan menanggung kerugian yang besar. Besarnya *drop* tegangan dan durasi yang termasuk dalam kategori kedip tegangan (*voltage sag*) adalah 0,1 sampai 0,9 pu selama 0,5 cycle sampai 1 menit[1]. *Voltage sag* umumnya disebabkan oleh gangguan pada dalam sistem suplai akibat dari gangguan hubung singkat atau starting beban-beban besar[2]. Disamping mengakibatkan drop

tegangan, voltage sag dapat mengakibatkan terjadinya pergeseran sudut fasa saat terjadi gangguan[3].

Upaya didalam mengatasi gangguan voltage sag pada sisi beban (konsumen) salah satunya dengan memanfaatkan teknologi *power electronic* sebagai kompensasi daya. Secara umum penggunaan peralatan sistem kompensasi daya didalam pemulihan kedip tegangan dibagi dalam tiga kelompok yaitu: kompensasi seri seperti *Dynamic Voltage Restorer (DVR)*, kompensasi paralel seperti *Distribution Static Compensator (DSTATCOM)*, dan kompensasi seri-paralel seperti *Unified Power Quality Compensator (UPQC)*.

DVR merupakan peralatan kompensasi seri yang dipasang diantara penyulang dan beban, pada saat terjadi gangguan kedip tegangan selama waktu tertentu(selama sistem pengamanan belum bekerja) sesuai dengan definisi *voltage sag*, maka dalam kurun waktu tersebut DVR akan menginjeksikan tegangan sehingga tegangan tetap pada nominal yang diijinkan. DVR tidak digunakan untuk gangguan tegangan dalam durasi yang cukup lama.

1.2. Rumusan Masalah

Permasalahan yang dibahas pada tugas akhir ini adalah :

1. Bagaimana pengaturan tegangan injeksi dari *DVR* sehingga menghasilkan pemulihan kedip tegangan (*voltage sag*) yang tepat?
2. Bagaimana pengaruh dari pemasangan *Dynamic Voltage Restorer (DVR)* sebelum, selama, dan setelah terjadi gangguan tegangan kedip?

1.3. Tujuan

Tujuan yang ingin dicapai dari tugas akhir ini antara lain :

1. Mempelajari peran Dynamic Voltage Restorer (*DVR*) didalam pemulihan kedip tegangan di Industri akibat dari gangguan hubung singkat.
2. Memilih sistem kontrol yang tepat bagi *DVR* sehingga menghasilkan pemulihan tegangan yang tepat dan proses yang cepat.

1.4. Batasan Masalah

Agar tugas akhir ini tidak menyimpang dari ketentuan yang digariskan maka diambil batasan dan asumsi sebagai berikut:

1. Pengaruh dari pemasangan *Dynamic Voltage Restorer (DVR)* sebelum, selama, dan setelah terjadi gangguan kedip tegangan.
2. Mekanisme kerja *Dynamic Voltage Restorer (DVR)* dalam mengatasi tegangan kedip (*voltage sags*).
3. Injeksi tegangan *DVR* menggunakan inverter 3 fasa dengan teknik *Space Vector Pulse Width Modulation (SV-PWM)*. Output dari inverter dianggap sinus murni.
4. Energy storage menggunakan baterai. Tidak membahas masalah *charge* baterai
5. Kedip tegangan yang terjadi akibat dari Hubung singkat pada beban lain.

1.5. Metodologi

Metodologi yang digunakan dalam tugas akhir ini antara lain :

1. Studi literatur

Pada tahap ini akan dipelajari secara rinci hal-hal berikut:

1.1. Studi literatur tentang penyebab-penyebab terjadinya *voltage sag*, macam macam *voltage sag*, serta karakteristik dari masing-masing kedip tegangan.

1.2. Studi tentang pemulihan kedip tegangan dengan Dynamic Voltage Restorer(*DVR*) yang mencakup tentang komponen dari *DVR* dan masalah sistem kerjanya.

DVR sebagai pemulih kedip tegangan dipasang seri di antara penyulang dan beban[2].

1.3. Studi tentang metoda pengaturan tegangan injeksi *DVR* dengan menggunakan kontroller Fuzzy Logic Controller (*FLC*).

2. Pemodelan Sistem

2.1.Pemodelan sistem tanpa *dynamic voltage restorer*

2.2.Pemodelan sistem menggunakan *dynamic voltage restorer*

3. Simulasi pemulihan kedip tegangan dengan menggunakan *DVR*.

3.1.Simulasi sebelum terjadi gangguan kedip tegangan.

3.2.Simulasi selama terjadi gangguan kedip tegangan.

3.3.Simulasi setelah terjadi gangguan kedip tegangan.

4. Penulisan Laporan.

Melakukan penulisan laporan yang menunjukkan hasil akhir dari Tugas Akhir.

1.6. Sistematika Penulisan

Adapun sistematika pembahasan tugas akhir ini adalah sebagai berikut :

BAB I PENDAHULUAN

Berisi tentang latar belakang, permasalahan, tujuan dan relevansi, pembatasan masalah, metodologi, dan sistematika penulisan.

BAB II TEORI PENUNJANG

Menjelaskan tentang power quality lebih khusus dalam hal kedip tegangan, menjelaskan tentang jenis gangguan yang dapat menyebabkan terjadinya kedip tegangan (*voltage sags*), menjelaskan secara umum *Dynamic voltage restorer (DVR)* dalam memulihkan gangguan kedip tegangan, menjelaskan *Fuzzy Logic Controller (FLC)* sebagai sistem kendali, menjelaskan metode *Space Vector Pulse Width Modulation (SVPWM)* untuk membangkitkan sinyal switching pada inverter.

BAB III PRINSIP KERJA DAN PEMODELAN DYNAMIC VOLTAGE

RESTORER (*DVR*) UNTUK PEMULIHAN TEGANGAN

Prinsip kerja serta pemodelan dari *Dynamic voltage restorer (DVR)* yang dipakai dalam tugas akhir ini.

BAB IV ANALISA DAN SIMULASI

Simulasi *dynamic voltage restorer(DVR)* dan analisa pada sistem tenaga listrik sebelum, dan sesudah pemasangan *DVR*, membandingkan tegangan sebelum dan setelah dipasang *DVR*.

BAB V PENUTUP

Berisi tentang kesimpulan dan saran.

1.7. Relevansi

Diharapkan dapat dijadikan studi awal didalam menangani masalah kedip tegangan yang terjadi didalam industri khususnya bagi mereka yang memiliki beban sensitif terhadap penurunan tegangan.

Diharapkan bisa dijadikan referensi untuk penelitian selanjutnya seperti penanganan masalah kedip tegangan pada sistem distribusi tenaga listrik atau penanganan kedip tegangan yang mengandung urutan nol.

BAB II

DASAR TEORI

2.1 Kualitas Daya Listrik

Penurunan kualitas daya pada sistem tenaga listrik merupakan permasalahan yang sering terjadi. Salah satu sebabnya adalah tegangan kedip (voltage sag). Tegangan kedip yang periode dan kejadiannya yang tidak tentu menjadikan tantangan tersendiri bagi para ilmuwan sistem tenaga. Dari sudut pandang ekonomi, tegangan kedip adalah masalah yang sangat berharga untuk dipelajari dan dipecahkan. Alasan utama untuk memperhatikan masalah kualitas daya listrik dengan cermat adalah kerugian finansial karena gangguan. Kerugian ekonomi akibat tegangan kedip sangat besar, khususnya untuk pelanggan industri. Kerugian finansial tidak hanya timbul akibat biaya perbaikan setelah gangguan, tetapi juga rugi-rugi karena kehilangan waktu saat diadakannya perbaikan tersebut.

Pada kenyataannya, suatu sistem penyaluran daya mempunyai fitur non-ideal yang sangat mempengaruhi kualitas daya listrik. Kualitas daya listrik yang bagus secara teknis dinilai dari kriteria-kriteria :

- Bentuk gelombang sinusoidal yang *smooth* tanpa harmonisa
- Frekwensi yang konstan bernilai 50 Hz
- Sistem tenaga listrik tiga fasa yang seimbang
- Regulasi tegangan yang ketat
- Kontinuitas pasokan daya

Diantara gangguan yang membuat kualitas daya listrik menjadi jelek adalah kedip tegangan dan pemadaman. Proses produksi secara otomatis sangat sensitif terhadap perubahan magnitudo dan fasa tegangan sumber. Meskipun gangguan tegangan tersebut berlangsung hanya dalam beberapa detik, hal itu cukup untuk membuat seluruh lini produksi terhenti sehingga membuat kerugian ekonomi yang besar, seperti membahayakan peralatan produksi itu sendiri. Contoh sektor industri yang sangat dipengaruhi gangguan adalah industri kertas, semikonduktor, perminyakan dan industri kimia.

Dalam sistem penyediaan tenaga listrik secara umum, power quality dapat dikelompokkan menjadi dua bagian, pertama yang disebabkan oleh beban, sehingga dibatasi oleh PLN, seperti flicker, harmonic, dan unbalance voltage. Sedangkan yang kedua adalah yang dijamin oleh PLN seperti voltage dips, frekuensi, dan level tegangan. Voltage flicker atau kerlip tegangan merupakan depresi tegangan hubung singkat dengan batasan $\leq 2,5\%$ untuk sistem 150 kV. Untuk sistem 70 kV batasannya $\leq 2,75\%$, dan untuk sistem 20 kV $\leq 3\%$.

Unbalance Voltage dinyatakan sebagai perbandingan komponen tegangan urutan negatif terhadap tegangan urutan positifnya yang besarnya $V_2/V_1 \leq 2\%$. Harmonisa tegangan atau arus diukur dari besarnya masing-masing komponen harmonik terhadap komponen dasarnya, dan dinyatakan dalam bentuk persennya, biasanya berupa cacat harmonisa total (Total Harmonics Distortion). Biasanya untuk sistem 150 kV, diijinkan $\leq 1,5\%$, untuk sistem 70 kV \leq tegangan kerja sistem ≤ 150 kV, diijinkan* sampai sekitar 3%, dan di bawah 70 kV, diperbolehkan melebihi 5%.

Selain memberikan batasan di atas, PLN juga memberikan jaminan mengenai power quality ke konsumen yaitu untuk frekuensi dengan batasan 50,5Hz – 49,5Hz, sedangkan untuk tegangan dengan batasan +10% sampai dengan -5% dari tegangan kerja.

Parameter listrik dalam keadaan peralihan, diukur berdasarkan lamanya gangguan yang terjadi (Duration of Disturbance), yakni :

- Tegangan lebih peralihan yang tajam dan bergetar : tegangan paku (*spike*) positif atau negatif 0,5–200 μ s dan bergetar sampai sekitar 16,7 ms dengan frekuensi 0,2–5 kHz atau lebih. Gangguan yang termasuk dalam jenis ini antara lain; *surge*, *spike*, *notch*, dll.
- Tegangan lebih (over voltage) di atas 110 % nominal dan drop tegangan (under voltage) di bawah 80 %, berlangsung dengan durasi 10 ms (0.5 cycle) sampai dengan 1 detik. Gangguan yang termasuk di dalamnya adalah *voltage sags (dips)*, *voltage fluctuation*, *flicker*, dll.
- Drop tegangan di bawah 80 % dari tegangan nominal dalam waktu yang lebih lama, sekitar 2 detik. Gangguan yang termasuk di dalamnya antara lain; *outage*, *blackout*, *interruption*.
- Tegangan kedip terjadi sementara (0,5 – 60 cycles) dan mengurangi besarnya tegangan rms, seringkali disebabkan oleh gangguan jauh (remote fault) ditempat lain pada sistem tenaga (Gambar 2.1)

2.2. Fenomena Kedip Tegangan.

Kedip tegangan (*sags voltage*) ataupun *dips voltage* merupakan salah satu indeks mutu tenaga listrik (*Power Quality*). Berbeda dengan harmonisa yang bersifat kontinyu, tegangan kedip terjadi secara random dan berdampak sangat besar terutama terhadap konsumen industri yang menggunakan peralatan *flicker sensitive*.

Menurut IEEE Std. 1159-1995, IEEE Recommended Practice for Monitoring Electric Power Quality, kedip tegangan (*voltage sag/dip*) adalah suatu penurunan nilai rms tegangan yang bernilai antara 0,1 sampai 0,9 pu dari tegangan normal dengan durasi 0,5 cycle (10 ms) sampai 1 menit. Kedip tegangan sering disebut dengan *voltage sag* atau *voltage dip*, kedua istilah ini merupakan fenomena yang sama.

Definisi ANSI std. 1100-1992, *voltage sag* adalah reduksi tegangan rms tegangan AC, pada frekuensi daya, dengan durasi dari 0,5 cycle sampai beberapa detik, tegangan dapat turun dibawah level normal selama beberapa cycle dan dapat mempengaruhi beban kritis yang menyebabkan trip.


Difinisi IEC 61000-2-8 2000 (*International Electrothechnic Commision*), *voltage sags* (tegangan kedip) adalah reduksi tegangan secara mendadak terutama pada sistem suplai kelistrikan dibawah ambang kedip yang terjadi dengan interval pemulihan yang singkat.

Mengenai kedalaman kedip tegangan (*voltage dips*) tidak dijamin oleh PLN, karena kedalaman *Voltage Dips* tergantung pada jarak lokasi gangguan penyebab kedip, kekuatan (kapasitas) pasokan daya, hubungan trafo, jenis gangguan, sistem

pentanahan, tegangan pragangguan, dll. Sedangkan mengenai durasi terjadinya *voltage dips* yang dijamin oleh PLN (Persero), diatur dalam edaran direksi PLN No.12.E/012/DIR/2000 tanggal 25 April 2000.

Kedip tegangan didefinisikan sebagai fenomena penurunan amplitudo tegangan terhadap harga normalnya selama interval waktu t (0.5 – 30 cycle), sebagai akibat bekerjanya peralatan pengaman karena adanya gangguan yang terjadi baik pada jaringan transmisi/distribusi maupun pada instalasi konsumen/industri. Dengan kata lain, gangguan tegangan kedip adalah perbedaan nilai efektif tegangan dengan tegangan nominalnya selama selang waktu tertentu. Perbedaan nilai tegangan tersebut berkisar antara 10%-100% tegangan nominalnya, dan lamanya (interval waktu) berkisar antara 10 milidetik sampai dengan ratusan milidetik. Terjadinya tegangan kedip akibat fault dapat diilustrasikan pada Gambar 2.1.

Gangguan tegangan kedip akan hilang dengan segera setelah bekerjanya pemutus tegangan (PMT). Sedangkan yang disebut pemadaman sesaat adalah gangguan tegangan kedip 100% tegangan nominal, dan umumnya berlangsung selama interval waktu antara 1detik sampai 1 menit. Fluktuasi tegangan yang mengakibatkan terjadinya kedip tegangan akan menjadi masalah serius bila tingkat fluktuasinya berkisar 0.3 – 1%.



Gambar 2.1.


Gambaran terjadinya voltage sag^[8]

2.3 Karakteristik Gangguan Voltage Sags.

Besaran dan durasi jatuh tegangan adalah 2 parameter yang menentukan karakteristik gangguan kedip tegangan. Besaran dinyatakan dalam persentasi atau per unit nilai rms tegangan, sedangkan durasi adalah interval waktu dimana tegangan mengalami penurunan.

2.3.1 Besaran Voltage Sags Pada Sistem Radial.

Untuk menghitung besaran *voltage sags* pada sistem radial dapat dilihat pada contoh model yang ditunjukkan pada Gambar 2.2.



Gambar 2.2.

Model pembagi tegangan untuk voltage sag ^[13]

Dari Gambar 2.2 diatas dilihat adanya 2 impedansi yaitu; Z_s (impedansi sumber pada titik kopling bersama) dan Z_f (impedansi antara titik kopling bersama dan gangguan). Titik kopling bersama (*point of common coupling* atau *pcc*) adalah titik dimana cabang-cabang arus beban dalam posisi off dari arus gangguan. Jadi besaran kedip tegangan dinyatakan dengan persamaan:

$$V_{sags} = \frac{Z_f}{Z_s + Z_f} \dots\dots\dots(2.1)$$

Persamaan 2.1 dapat digunakan untuk menghitung besaran *voltage sags* sebagai fungsi dari jarak terhadap gangguan. Karenanya dinyatakan $Z_f = Z * L$, dimana Z adalah impedansi dari saluran per unit panjang dan L adalah jarak antara kesalahan dan pcc. Besaran kedip tegangan sebagai fungsi dari jarak terhadap gangguan dinyatakan dengan persamaan:


$$V_{sags} = \frac{zL}{Z_s + zL} \dots\dots\dots(2.2)$$

2.3.2 Besaran Voltage Sags Pada Sistem Non-Radial

Sistem radial banyak digunakan pada jaringan tegangan rendah dan tegangan menengah untuk level tegangan yang lebih tinggi digunakan suplai tegangan yang lain.

2.3.2.1 Generator Lokal

Rangkaian ekuivalen dari generator lokal ditunjukkan pada Gambar 2.3 di bawah :



Gambar 2.3.

Rangkaian ekuivalen dari generator lokal ^[13]

Drop tegangan pada bus generator dinyatakan dengan persamaan:

$$(1 - V_{\text{sag}}) = \frac{Z_4}{Z_3 + Z_4} (1 - V_{\text{pcc}}) \quad \dots\dots\dots(2.6)$$


Dimana : Z_4 = impedansi dari generator local selama terjadi gangguan

Z_1 = impedansi sumber pada pcc

Z_2 = impedansi antara gangguan dan pcc

2.3.2.2 Subtransmisi Loop

Suatu jaringan terdiri dari beberapa loop pada level subtransmisi. Sistem transmisi terhubung dengan sistem subtransmisi melalui 2 atau lebih transformator. Untuk menghitung besarnya kedip tegangan perlu diketahui bus beban, cabang-cabang yang terjadi gangguan dan cabang-cabang yang tidak terjadi gangguan. Rangkaian ekivalen untuk subtransmisi loop ditunjukkan pada Gambar 2.4



Gambar 2.4. Rangkaian ekivalen untuk subsistem loop [5]

Tegangan pada bus beban dinyatakan dengan persamaan:

$$V_{sag} = \frac{p(1-p)Z_1^2}{Z_0(Z_1 + Z_2) + pZ_1Z_2 + p(p-p)Z_1^2} \dots\dots\dots(2.7)$$

2.3.2.3. Cabang-cabang Dari Loop

Saat beban diambil dari loop maka gangguan yang terjadi pada cabang yang jauh dari loop tersebut akan menyebabkan terjadinya kedip tegangan. Impedansi sumber lebih kecil ketika *circuit breaker* (CB) *normally open* saat

terjadi keding pada suatu level tegangan menengah rangkaian ekivalen dari sistem tersebut ditunjukkan pada Gambar 2.5.

Keding tegangan yang terjadi pada bus beban lebih kecil dari pada gangguan yang terjadi pada level tegangannya. Tegangan pada bus beban dinyatakan dengan persamaan:


$$V_{\text{sag}} = \frac{Z_5 Z_2 + Z_5 Z_3 + Z_5 Z_4 + Z_5 Z_3}{Z_1 Z_2 + Z_1 Z_3 + Z_1 Z_4 + Z_5 Z_2 + Z_5 Z_3 + Z_5 Z_4 + Z_4 Z_2 + Z_4 Z_3} \dots (2.8)$$

Dimana : Z_1 : Impedansi sumber pada bus subtransmisi utama

Z_2 : impedansi antara bus beban dan bus subtransmisi utama

Z_3 : impedansi antara bus beban dan bus gangguan

Z_4 dan Z_5 : impedansi antara bus beban dan bus subtransmisi utama



Gambar 2.5.

Rangkaian ekivalen dengan banyak cabang ^[13]

2.3.3 Besaran Voltage Sags Pada Sistem Mesh

Perhitungan tegangan selama terjadinya gangguan didasarkan pada teori yaitu: teori superposisi thevenin, dan matrik node impedansi.

Menurut teori thevenin, tegangan dan arus selama terjadinya keding tegangan merupakan jumlah dari tegangan dan arus sebelum kejadian, serta tegangan dan

arus yang menyebabkan perubahan tegangan pada posisi gangguan. Tegangan dan arus sebelum gangguan diakibatkan oleh generator pada sistem. Kedip tegangan pada sistem menurut teori superposisi thevenin dinyatakan dengan persamaan:

$$V_{sag} = V_{pcc}^{(0)} - \frac{Z_S}{Z_S + Z_F} \dots\dots\dots(2.9)$$

Dimana: $V_{pcc}^{(0)}$: tegangan sebelum gangguan pada pcc

$V_f^{(0)}$: tegangan sebelum gangguan pada titik gangguan

Tegangan node adalah tegangan antara sebuah node dan node referensi.

Arus node sama dengan jumlah dari semua arus yang melewati node. Untuk sistem mesh dibutuhkan suatu matrik guna menghitung tegangan selama terjadinya gangguan.

2.3.4 Durasi Voltage Sag

Secara umum gangguan yang terjadi pada sistem transmisi dapat lebih cepat diatasi daripada gangguan pada sistem distribusi. Durasi kedip tegangan sebagian besar ditentukan oleh *fault clearing time* (waktu yang diperlukan oleh peralatan pengaman untuk mengatasi gangguan), tetapi bisa juga lebih lama dari *fault clearing time*.


2.4. Penyebab Voltage Sag

Dari studi yang telah banyak dilakukan oleh para pakar listrik, menunjukkan bahwa *voltage sag* dapat disebabkan oleh berbagai macam kejadian di sistem tenaga, antara lain:

- a. Gangguan hubungan singkat, baik yang terjadi di instalasi itu sendiri ataupun yang terjadi di penyulang lain.
- b. Surja alih-hubung akibat pengoperasian pemutus tenaga di saluran tenaga tegangan tinggi atau sistem distribusi.
- c. Perubahan beban yang cukup besar secara tiba-tiba.
- d. Karakteristik pembebanan konsumen, seperti: starting motor kapasitas besar, mesin potong logam berkapasitas besar.
- e. Energizing transformator.

2.4.1. Gangguan hubungan singkat


Saat terjadi hubungan singkat pada saluran instalasi, maka saluran yang terganggu harus dipadamkan, karena memang harus dipisahkan dari sistem yang sehat oleh rele proteksi. Untuk menjaga kontinuitas penyalaan pada konsumen, maka dibuat saluran ganda (*double circuit*), seperti pada Gambar 2.6, sehingga bila terjadi gangguan pada salah satu saluran, maka hanya saluran yang terganggu saja yang akan padam (putus), sedangkan saluran yang sehat akan tetap beroperasi. Pada kondisi ini, sistem yang sehat tidak akan mengalami pemadaman, hanya saja mengalami kedip tegangan selama selang waktu kerja rele proteksi dalam memisahkan bagian yang mengalami gangguan hubungan singkat.



Gambar 2.6.


Gangguan hubung singkat menyebabkan *voltage sag* ^[5]

Untuk gangguan yang terjadi pada circuit yang berbeda dalam satu bus, yang telah dipisahkan melalui *circuit breaker* dengan menggunakan kontrol rele yang dilengkapi *directional relay* sehingga ketika terjadi gangguan pada salah satu circuit, maka circuit lainnya tidak akan putus (padam), hanya pada saat peralihan dari *double circuit* menjadi *single circuit* akan terasa dampaknya berupa kedip tegangan pada saluran yang tidak padam tersebut. Hal ini dapat dilihat pada Gambar 2.7 .



Gambar 2.7.

Kondisi peralihan dari *double circuit* menjadi *single circuit* menyebabkan *voltage sag* ^[5]




Gambar 2.8.

Bentuk gelombang tegangan kedip yang disebabkan oleh gangguan jarak jauh (7 Cycles) ^[3]

Grafik penurunan tegangan akibat hubungan singkat dapat dilihat pada Gambar 2.9. Besar rms beban turun menjadi 70 % dari tegangan normal dalam waktu 0,117 detik. Pada Gambar 2.9 diketahui bahwa kedip tegangan mencapai 20 – 60 % dan terjadi selama 0.7 detik.

Salah satu sarana untuk menganalisa rangkaian fasa banyak tak seimbang adalah dengan menggunakan metode komponen simetri yang diperkenalkan oleh *C. L. Fortescue*.



Gambar 2.9.

Contoh grafik prosentase penurunan tegangan akibat hubungan singkat ^[3]

Dia membuktikan bahwa sebuah sistem yang tidak seimbang dari n fasor yang berhubungan dapat diperlakukan menjadi n sistem fasor yang seimbang yang dapat disebut komponen simetri dari fasor asal. Berdasarkan fenomena *Fortescue*, tiga fasor tak seimbang dari sistem tiga fasa dapat diperoleh menjadi tiga sistem fasor yang seimbang, yaitu :

1. *Positive-sequence components*, terdiri dari tiga fasor yang sama magnitudenya, terpisah masing-masing sebesar 120° pada fase, dan mempunyai urutan fase yang sama seperti pada faktor asal.
2. *Negative-sequence components*, terdiri dari tiga fasor yang sama magnitudenya, terpisah masing-masing 120° pada fase, dan mempunyai urutan fase yang berlawanan dengan fasor asal.
3. *Zero-sequence components*, terdiri dari tiga fasor yang sama dalam magnitude dan mempunyai perbedaan fasa nol dari tiga fasa.

Biasanya dalam memecahkan persoalan dalam sistem tenaga dengan menggunakan komponen simetri ketiga fasa dinotasikan dengan a , b dan c sehingga positif dari fasa adalah abc sedang urutan fasa dari komponen urutan negatif adalah acb . Gambar dari tiga sistem fasor yang seimbang dalam komponen simetri itu adalah seperti Gambar 2.10.

2.4.1.1 Operator a

Dari Gambar 2.10 dibawah dapat dibuat persamaan sebagai berikut :

$$V_a = V_a^{(0)} + V_a^{(1)} + V_a^{(2)}$$

$$V_b = V_a^{(0)} + a^2 V_a^{(1)} + a V_a^{(2)}$$

$$V_c = V_a^{(0)} + a V_a^{(1)} + a^2 V_a^{(2)}$$

Dengan a merupakan operator yang bernilai $1 \angle 120^\circ$. Dalam bentuk matrik dinyatakan sebagai berikut :


$$\begin{bmatrix} V_a \\ V_b \\ V_c \end{bmatrix} = \begin{bmatrix} 1 & 1 & 1 \\ 1 & a^2 & a \\ 1 & a & a^2 \end{bmatrix} \cdot \begin{bmatrix} V_a^{(0)} \\ V_a^{(1)} \\ V_a^{(2)} \end{bmatrix} = A \begin{bmatrix} V_a^{(0)} \\ V_a^{(1)} \\ V_a^{(2)} \end{bmatrix} \quad (2.10)$$

dengan,

$$A = \begin{bmatrix} 1 & 1 & 1 \\ 1 & a^2 & a \\ 1 & a & a^2 \end{bmatrix}$$

dan dapat diperoleh,

$$A^{-1} = \frac{1}{3} \begin{bmatrix} 1 & 1 & 1 \\ 1 & a & a^2 \\ 1 & a^2 & a \end{bmatrix} \quad (2.11)$$



Gambar 2.10.

Tiga set fasor seimbang yang merupakan komponen simetri dari fasor yang tidak seimbang [4]

2.4.1.2 Rangkaian Simetri Bintang dan Delta

Dalam sistem tiga fasa elemen dihubungkan antara *line a, b* dan *c* dalam konfigurasi bintang atau delta seperti pada Gambar 2.11.

$$I_a = I_{ab} - I_{ca}$$

$$I_b = I_{bc} - I_{ab}$$

$$I_c = I_{ca} - I_{bc}$$

Dari sini akan didapat hubungan dalam komponen simetri :

$$I_a^{(1)} = \sqrt{3} \angle -30^\circ \times I_{ab}^{(1)}$$


$$I_a^{(2)} = \sqrt{3} \angle 30^\circ \times I_{ab}^{(2)}$$

Dengan cara yang sama untuk tegangan dapat diperoleh :


$$V_{ab}^{(1)} = \sqrt{3} \angle 30^\circ \times V_{an}^{(1)}$$

$$V_{ab}^{(2)} = \sqrt{3} \angle -30^\circ \times V_{an}^{(2)}$$

Hubungan fasor ini dapat dilihat pada Gambar 2.11 :



Gambar 2.11 Impedansi Simetris :
(a) Terhubung bintang (b) Terhubung delta ^[4]



Gambar 2.12

Komponen urutan positif dan negatif dari (a) Arus line dan line-line bintang, (b) Arus line-line dan line-netral delta ^[4]

2.4.1.3. Jenis Gangguan Hubung Singkat


Gangguan-gangguan yang terjadi dalam sistem tenaga kebanyakan adalah gangguan tak simetri yang terdiri atas gangguan hubung singkat tak simetri, gangguan-gangguan tak simetri melalui impedansi dan konduktor terbuka.

Gangguan-gangguan pada sistem itu antara lain :

- Satu fasa ke tanah
- Dua fasa
- Dua fasa ke tanah

- Tiga fasa
- Tiga fasa ke tanah

Jenis-jenis gangguan tersebut dapat digambarkan sebagai berikut :




Gambar 2.13

Jenis-jenis gangguan hubung singkat ^[4]

Jalur dari arus gangguan fasa ke fasa atau fasa ke tanah dapat mengandung impedansi, karena gangguan tak simetri menyebabkan arus yang tak seimbang mengalir ke dalam sistem, maka metode komponen simetri sangat berguna dalam analisa untuk menentukan tegangan dan arus-arus di semua bagian dalam sistem setelah gangguan terjadi. Dengan teorema thevenin yang memungkinkan mengganti sebuah keseluruhan sistem dengan sebuah generator dan sebuah impedansi dapat dicari arus gangguan.

Dalam perumusan untuk komponen simetri dari arus-arus dan tegangan, arus-arus yang mengalir keluar dari sistem dari fasa a , b dan c pada titik gangguan akan dinotasikan dengan I_{fa} , I_{fb} dan I_{fc} , dapat dilihat pada Gambar 2.14 berikut :



Gambar 2.14

Notasi pada titik gangguan ^[4]

Cara yang digunakan akan menggunakan matrik impedansi bus dimana rangkaian positif, negatif dan nol pun dapat direpresentasikan dengan matrik impedansi bus. Dari matrik ini dapat dicari arus dan tegangan saat gangguan.

Matrik impedansi bus ini dalam bentuk sebagai berikut :

$$Z_{bus}^{(1)} = \begin{bmatrix} Z_{11}^{(1)} & Z_{12}^{(1)} & \dots & Z_{1n}^{(1)} \\ Z_{21}^{(1)} & Z_{22}^{(1)} & \dots & Z_{2n}^{(1)} \\ \vdots & \vdots & \vdots & \vdots \\ Z_{n1}^{(1)} & Z_{n2}^{(1)} & \dots & Z_{nn}^{(1)} \end{bmatrix}$$

dengan cara yang sama matrik bus untuk rangkaian urutan negatif dan nol adalah sebagai berikut :

$$Z_{bus}^{(2)} = \begin{bmatrix} Z_{11}^{(2)} & Z_{12}^{(2)} & \dots & Z_{1n}^{(2)} \\ Z_{21}^{(2)} & Z_{22}^{(2)} & \dots & Z_{2n}^{(2)} \\ \vdots & \vdots & \vdots & \vdots \\ Z_{n1}^{(2)} & Z_{n2}^{(2)} & \dots & Z_{nn}^{(2)} \end{bmatrix}$$

$$Z_{bus}^{(0)} = \begin{bmatrix} Z_{11}^{(0)} & Z_{12}^{(0)} & \dots & Z_{1n}^{(0)} \\ Z_{21}^{(0)} & Z_{22}^{(0)} & \dots & Z_{2n}^{(0)} \\ \vdots & \vdots & \vdots & \vdots \\ Z_{n1}^{(0)} & Z_{n2}^{(0)} & \dots & Z_{nn}^{(0)} \end{bmatrix}$$

Dimana $Z_{ij}^{(1)}$, $Z_{ij}^{(2)}$ dan $Z_{ij}^{(0)}$ menotasikan elemen matrik impedansi bus untuk rangkaian positif, negatif dan nol.

2.4.1.3.1. Hubung singkat satu fasa ke tanah

Gangguan satu fasa ke tanah adalah gangguan yang paling sering terjadi, yang disebabkan oleh petir atau kawat yang menyentuh tanah. Gambar diatas adalah gambar hubungan satu fasa ke tanah dengan melalui impedansi Z_f , dimana fasa a adalah fasa yang terhubung singkat. Kondisi pada titik gangguan k dinyatakan dengan persamaan berikut :

$I_{fb} = 0$	$I_{fc} = 0$	$V_{ka} = Z_f \cdot I_{fa}$
--------------	--------------	-----------------------------


dengan $I_{fb} = I_{fc} = 0$, komponen simetri dari arus gangguan diberikan oleh :

$$\begin{bmatrix} I_{fa}^{(0)} \\ I_{fa}^{(1)} \\ I_{fa}^{(2)} \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 1 & 1 & 1 \\ 1 & a & a^2 \\ 1 & a^2 & a \end{bmatrix} \begin{bmatrix} I_{fa} \\ 0 \\ 0 \end{bmatrix}$$

dengan mengalikan matrik diatas maka,

$$I_{fa}^{(0)} = I_{fa}^{(1)} = I_{fa}^{(2)} = \frac{I_{fa}}{3} \quad (2.12)$$

Dari persamaan sebelumnya dapat diambil kesimpulan cara menghubungkan rangkaian urutan positif, negatif dan nol, yaitu seperti Gambar 2.15 berikut ini :



Gambar 2.15

Hubungan Rangkaian Urutan Satu Fasa ke Tanah ⁽⁴⁾

Dari Gambar 2.15 diatas dapat dicari perumusan untuk mencari arus hubung singkat yaitu :

$$I_{fa}^{(0)} = I_{fa}^{(1)} = I_{fa}^{(2)} = \frac{V_f}{Z_{kk}^{(1)} + Z_{kk}^{(2)} + Z_{kk}^{(0)} + 3Z_f} \quad (2.13)$$

Dimana V_f adalah tegangan sebelum gangguan pada bus yang mengalami gangguan. Sedangkan $Z_{kk}^{(1)}$, $Z_{kk}^{(2)}$ dan $Z_{kk}^{(0)}$ adalah impedansi thevenin dari bus yang mengalami gangguan yaitu elemen diagonal matriks impedansi bus dari bus yang mengalami gangguan.


Karena $I_{fa}^{(0)} = I_{fa}^{(1)} = I_{fa}^{(2)} = I_{fa}/3$, maka $I_{fa} = 3 I_{fa}^{(0)}$

2.4.1.3.2. Hubung Singkat Fasa ke Fasa

Untuk menggambarkan gangguan hubung singkat fasa ke fasa melalui impedansi Z_f fasa b dan c dihubungkan melalui impedansi seperti Gambar 2.16. K

adalah titik gangguan, dan gangguan hubung singkat yang terjadi pada fasa *b* dan

c.



Gambar 2.16.

Hubung Singkat dua Fasa ^[4]

Dari Gambar 2.16 di atas dapat diambil persamaan berikut :

$I_{fa} = 0$	$I_{fb} = -I_{fc}$	$V_{kb} - V_{kc} = I_{fc} \cdot Z_f$
--------------	--------------------	--------------------------------------

Karena,

$I_{fa} = 0$	$I_{fb} = -I_{fc}$
--------------	--------------------

Maka komponen simetri dari arus gangguan adalah :

$$\begin{bmatrix} I_{fa}^{(0)} \\ I_{fa}^{(1)} \\ I_{fa}^{(2)} \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 1 & 1 & 1 \\ 1 & a & a^2 \\ 1 & a^2 & a \end{bmatrix} \cdot \begin{bmatrix} 0 \\ I_{fb} \\ -I_{fb} \end{bmatrix}$$

Dengan mengalikan matriks di atas maka didapatkan hubungan :


$$I_{fa}^{(0)} = 0$$

$$I_{fa}^{(1)} = -I_{fa}^{(2)}$$

Arus rangkaian urutan nol adalah nol karena $I_{fa}^{(0)} = 0$, arus urutan nol

tidak masuk kedalam jaringan karena gangguan. Maka dari itu rangkaian urutan nol dalam analisa gangguan fasa ke fasa tidak melibatkan rangkaian urutan nol.

Untuk memenuhi persamaan $I_{fa}^{(1)} = -I_{fa}^{(2)}$ maka rangkaian thevenin urutan positif dan negatif dihubungkan secara paralel seperti ditunjukkan Gambar 2.17 berikut :



Gambar 2.17.

Hubungan Rangkaian Urutan Dua Fasa ^[4]


Gambar 2.17 diatas menunjukkan rangkaian urutan nol dari sistem tidak dimasukkan dlm perhitungan gangguan fasa ke fasa ini. Dari Gambar 2.17 dapat ditunjukkan langsung persamaan untuk mencari arus urutan positif dari arus gangguan, yaitu :

$$I_{fa}^{(1)} = -I_{fa}^{(2)} = \frac{V_f}{Z_{kk}^{(1)} + Z_{kk}^{(2)} + Z_f} \quad (2.14)$$

Setelah arus $I_{fa}^{(1)}$ dan $I_{fa}^{(2)}$ diketahui, maka dapat dicari arus gangguan.

2.4.1.3.3. Hubung Singkat Dua Fasa ke Tanah

Untuk hubung singkat dua fasa ke tanah, maka keadaan pada titik gangguan digambarkan pada Gambar 2.18, dan gangguan kerja pada fasa *b* dan *c*.



Gambar 2.18
Hubung Singkat Dua Fasa ke Tanah ^[4]

Persamaan pada titik gangguan adalah sebagai berikut :

$I_{fa} = 0$	$V_{kb} = V_{kc} = (I_{fb} + I_{fc}) Z_f$
--------------	---

Karena I_{fa} sama dengan nol, maka arus urutan nol adalah,

$$I_{fa}^{(0)} = \frac{(I_{fb} + I_{fc})}{3}$$

dan persamaan tegangan diatas menjadi,

$$V_{kb} = V_{kc} = 3 Z_f \cdot I_{fa}^{(0)}$$

Dengan mensubtitusikan V_{kb} kepada V_{kc} maka dengan transformasi komponen simetri,

$$\begin{bmatrix} V_{ka}^{(0)} \\ V_{ka}^{(1)} \\ V_{ka}^{(2)} \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 1 & 1 & 1 \\ 1 & a & a^2 \\ 1 & a^2 & a \end{bmatrix} \begin{bmatrix} V_{kb} \\ V_{kb} \\ V_{kb} \end{bmatrix} \quad (2.15)$$

Baris kedua dan ketiga dari persamaan 2.15 menunjukkan bahwa :

$$V_{kb}^{(1)} = V_{kc}^{(2)}$$

Sementara baris pertama menunjukkan,

$$3V_{ka}^{(0)} = V_{ka} + 2V_{kb} = (V_{ka}^{(0)} + V_{ka}^{(1)} + V_{ka}^{(2)}) + 2(3Z_f I_{fa}^{(0)})$$

Dengan mengumpulkan bentuk urutan nol pada satu sisi dan mengganti

$V_{ka}^{(2)} = V_{ka}^{(1)}$ dan mencari $V_{ka}^{(1)}$ didapat,


$$V_{ka}^{(1)} = V_{ka}^{(2)} - 3Z_f \cdot I_{fa}^{(0)}$$

Dengan memperhatikan $I_{fa}^{(0)} = 0$ maka,

$$V_{ka}^{(1)} = V_{ka}^{(2)} = V_{ka}^{(0)} - 3Z_f \cdot I_{fa}^{(0)}$$

$$I_{fa}^{(0)} = I_{fa}^{(1)} = I_{fa}^{(2)} = 0$$

Karakteristik persamaan gangguan dua fasa ke tanah di atas terpenuhi bila ketiga rangkaian dihubungkan secara paralel seperti ditunjukkan pada Gambar 2.19 di bawah ini :



Gambar 2.19

Rangkaian Urutan 2 Fasa ke Tanah ^[4]

Gambar 2.19 menunjukkan bahwa arus gangguan urutan positif diperoleh dengan mengaplikasikan tegangan sebelum gangguan V_f terhadap impedansi total yang terdiri dari impedansi urutan positif $Z_{kk}^{(1)}$ seri dengan kombinasi dari $Z_{kk}^{(2)}$ dan $(Z_{kk}^{(0)} + 3Z_f)$ yaitu :

$$I_{fa}^{(1)} = \frac{V_f}{Z_{kk}^{(1)} + \left[\frac{Z_{kk}^{(2)} (Z_{kk}^{(0)} + 3Z_f)}{Z_{kk}^{(2)} + Z_{kk}^{(0)} + 3Z_f} \right]} \quad (2.16)$$

Arus gangguan urutan negatif dan nol dari sistem dapat ditentukan dari Gambar 2.19 dengan menggunakan pembagian arus yang sederhana sehingga,

$$I_{fa}^{(0)} = -I_{fa}^{(1)} \frac{Z_{kk}^{(0)} + 3Z_f}{Z_{kk}^{(2)} + Z_{kk}^{(0)} + 3Z_f} \quad (2.17)$$

$$I_{fa}^{(2)} = -I_{fa}^{(1)} \frac{Z_{kk}^{(2)}}{Z_{kk}^{(2)} + 2Z_{kk}^{(0)} + 3Z_f} \quad (2.18)$$


Dari persamaan-persamaan 2.16, 2.17, 2.18 bila $Z_f = \infty$ maka rangkaian urutan nol akan menjadi open circuit dan takkan ada arus urutan nol yang mengalir maka persamaan akan kembali kepada persamaan gangguan fasa ke fasa.

2.4.2. Starting Motor

Pada kasus starting motor induksi, tegangan kedip terjadi karena arus starting motor induksi dapat mencapai 5-6 kali arus normal motor. Sebagai contoh, motor dengan kapasitas daya 1 hp membutuhkan kira-kira 1 kVA pada operasi normalnya, maka kVA yang dibutuhkan pada saat startingnya 5 sampai

dengan 7 kVA. Seandainya kapasitas motor 5% dari kapasitas trafo pada penyulang, maka kVA yang diserap oleh motor ketika start akan mencapai 25% sampai 35% dari rating trafo. Drop tegangan sebesar ini sudah berpengaruh pada nyala lampu, sehingga sering sekali kedip tegangan yang secara visual dapat disaksikan dari kedip nyala lampu tersebut dan akan sangat mengganggu pandangan mata. Durasi dari kedip tegangan yang disebabkan oleh starting motor tergantung pada parameter dari motor tersebut.

Dari Gambar 2.20 kedip tegangan akibat starting motor induksi dinyatakan dengan persamaan dibawah ini:



Gambar 2.20

Rangkaian ekivalen kedip tegangan akibat starting motor ^[5]

$$V_{sag} = \frac{Z_M}{Z_S + Z_M} \dots\dots\dots(2.19)$$

Dengan Z_S = impedansi sumber

$$=Z_S = \frac{V_{r_i}^2}{S_{source}} \quad \dots\dots\dots(2.20)$$

Z_M = impedansi motor saat starting

$$=Z_M = \frac{Vn^2}{\beta S_{source}} \quad \dots\dots\dots(2.21)$$


β = ratio antara arus starting dan arus nominal

Jadi persamaan 2.19 dinyatakan sebagai:

$$V_{sag} = \frac{S_{source}}{S_{source} + \beta S_{source}} \quad \dots\dots\dots(2.22)$$

Grafik *voltage sag* karena starting motor induksi dapat dilihat pada Gambar

2.21.



Gambar 2.21

***Voltage sag* akibat starting motor induksi [5]**

2.5. Estimasi Karakteristik Gangguan

Secara kualitatif, kedip tegangan (*voltage dip*) tidak dapat diramalkan kapan terjadinya, sehingga kita tidak dapat menghindarinya, hanya saja kita dapat mengantisipasi terjadinya *voltage sag (dip)* ini.

Secara kuantitatif, karakteristik gangguan ditentukan oleh beberapa parameter, antara lain variasi amplitude tegangan dan perubahan bentuk gelombang.

2.6. Sensitifitas Dan Karakteristik Peralatan Industri

Standar sensitifitas peralatan adalah kurva CBEMA (Computer Business Manufacturers Association). Kurva tersebut menunjukkan sensitifitas beban sangat tergantung pada durasi dari tegangan kedip. Tegangan kedip yang diperbolehkan berkisar antara 0% (0.5 cycle) – 87 % tegangan (30 cycles)

Secara umum, penjelasan karakteristik peralatan industri yang sensitif terhadap voltage sags adalah sebagai berikut :

2.6.1. Motor Listrik

Gangguan kedip tegangan yang terjadi langsung pada terminal motor, dapat menyebabkan terhentinya operasi motor tersebut. Pemutusan tegangan suplai motor sinkron ataupun motor induksi, melalui pembukaan kontaktor selama selang waktu yang singkat, tidak langsung membuat tegangan terminal jadi nol. Amplitudo dan fasa dari tegangan sisa pada motor tersebut bervariasi selama selang waktu pemutusan.

Bila kemudian kontaktor dimasukkan kembali saat tegangan suplai telah normal kembali, akan terjadi arus lebih, dimana karakteristiknya tergantung pada beda fasa dan beda amplitudo antara tegangan jaringan dengan tegangan sisa pada terminal motor.


a. Motor Sinkron.

Sudut antara sumbu medan putar stator dan rotor akan membesar bila:

1. Pada tegangan konstan terjadi kenaikan torsi beban.
2. Pada torsi beban konstan terjadi penurunan dari tegangan suplai ke motor.
3. Bila terjadi variasi amplitudo tegangan maka sudut elektrik akan melebihi 90° dan mengakibatkan motor kehilangan sinkronisasi.

b. Motor Induksi

Motor induksi mewakili beban yang umum dipakai pada sistem tenaga industri. Faktor utama penyebab gangguan adalah faktor keseimbangan torsi. Bila terjadi voltage sag maka torsi motor akan turun sehingga akan terjadi perlambatan motor dan beban. Saat kondisi normal kembali, torsi motor akan berubah secara tiba-tiba, akibatnya motor tidak dapat melakukan akselerasi untuk mencapai kecepatan nominalnya lagi.



Gambar 2.23

Tingkat sensitifitas peralatan terhadap tegangan sag ^[5]

Disisi lain jaringan distribusi/transmisi dan motor dipisahkan oleh impedansi (saluran dan trafo), sehingga pada saat tegangan suplai kembali normal, arus lebih yang terjadi pada motor dapat menyebabkan drop tegangan pada impedansi tersebut, sehingga motor tidak mungkin kembali pada kecepatan nominal, karena nilai torsi motor menjadi lebih kecil daripada nilainya yang sesuai dengan name platnya.

2.6.2. Kontaktor

Kontaktor, umumnya dapat mentolerir *voltage dips* sampai 50% tegangan pada *name plate*, selama beberapa cycle, bila lebih dari *setting* yang ditetapkan maka sirkuit kontrol akan memerintahkan kontaktor untuk trip. Salah satu manufaktur menyediakan data yang menerangkan kontaktor motor akan terbuka

(drop out) ketika tegangan kedip 75% tegangan normal jika kondisi tersebut berlangsung lebih dari 1 cycle. Dan beberapa kontaktor akan terbuka saat terjadi tegangan kedip lebih dari atau sama dengan 70 % dari tegangan normal.

2.7.3. Peralatan Kontrol dan Variable Speed Drive

Motor listrik sebagai penggerak utama dalam proses industri, biasanya dilengkapi dengan peralatan kontrol tambahan, antara lain:

- a. Peralatan manuver (kontaktor dan pemutus)
- b. Sistem pendingin/ventilasi (motor dan kontaktor)
- c. Peralatan proteksi
- d. Sistem starting
- e. Sistem eksitasi

Peralatan kontrol tersebut umumnya menggunakan prinsip elektronika daya, sehingga jika tidak berhati-hati dalam melakukan setting dengan baik maka kemungkinan besar akan terjadi trip yang tidak diinginkan. Beberapa drives (penggerak) didesain untuk tetap bekerja saat tegangan kedip. Waktu kerjanya antara 0.05 – 0.5 detik. Hal ini tergantung pada pembuat dan model. Beberapa model dari salah satu pembuat memonitor tegangan jala jala dan trip setelah tegangan kedip 90% dari tegangan normal yang dideteksi selama 50 ms.

2.7. Teknologi Pemulihan Voltage Sags

Masalah kedip tegangan menjadi semakin menjadi perhatian konsumen industri yang mengoperasikan peralatan yang bersifat flicker-sensitif. Terhentinya

operasi peralatan akibat fluktuasi tegangan dapat mengakibatkan kerugian yang besar pada kegiatan bisnis konsumen..

Perkembangan teknologi solid state untuk aplikasi dibidang tenaga listrikan memungkinkan solusi teknis dalam mengatasi tegangan kedip. Beberapa pabrikan peralatan listrik terkemuka di dunia, seperti ABB, Westinghouse, General Electric, Siemens, dll telah sejak lama memasarkan suatu alat yang mampu mengatasi masalah tegangan kedip. Sistem tersebut berbasiskan solid state dc/ac switching inverter yang fungsi utamanya adalah menginjek tegangan secara seri terhadap tegangan pasokan dengan tujuan menaikkan tegangan sumber ketika terjadi kedip tegangan. Setiap pabrikan menamai berbeda atas sistem tersebut, namun bila ditinjau fungsi sistem tersebut dapat disebut sebagai pemulih tegangan dinamik (*Dynamic Voltage Restorer*).

2.8. Inverter

2.8.1. Definisi Inverter

Konverter DC to AC secara umum lebih dikenal dengan nama inverter, memiliki fungsi mengubah tegangan input dc menjadi tegangan output ac dengan besar magnitudo dan frekuensi yang diinginkan. Tegangan output bisa dibuat tetap atau variabel pada frekuensi tetap atau frekuensi yang bisa diubah. Besarnya output tegangan yang diinginkan dapat dicapai dengan 2 cara yaitu cara pertama dengan merubah besarnya tegangan input dc sedangkan gain dari inverter dijaga konstan, dan cara kedua adalah jika tegangan input dc tetap, gain dari inverter yang diubah-ubah. *Inverter gain* didefinisikan sebagai rasio antara tegangan

output ac dengan tegangan input dc. Untuk inverter yang ideal bentuk sinyal outputnya berupa *sinusoidal*. Namun pada praktiknya, output dari inverter berbentuk *nonsinusoidal* dan mengandung harmonisa.



Secara umum inverter dibagi menjadi dua bagian yaitu: inverter satu fasa dan inverter tiga fasa. Peralatan elektronika daya yang dipakai untuk inverter, antara lain: *bipolar junction transistors* (BJT_s), *metal oxide semiconductor field-effect transistors* (MOSFET), *insulated-gate bipolar transistor* (IGBT), *metal oxide semiconductor-controlled thyristors* (MCT_s), *static induction transistors* (SIT_s), *gate-turn-off thyristors* (GTO_s). Pemakaian peralatan tersebut dipilih didasarkan pada jenis penerapannya. Inverter biasanya memakai sinyal kontrol PWM untuk menghasilkan tegangan output ac. Inverter dikatakan sumber tegangan (*Voltage fed Inverter*) jika tegangan inputnya dibuat konstan dan dikatakan sumber arus (*Current Fed Inverter*) jika arus inputnya dijaga konstan. Jika tegangan inputnya merupakan tegangan terkendali atau tegangan inputnya merupakan tegangan yang bisa diatur, maka inverter ini bisa disebut *variable dc linked inverter*.

2.8.2. Prinsip Dasar

2.8.2.1. Single Phase Half Bridge Inverter

Prinsip dasar dari inverter satu fasa bisa dijelaskan dengan Gambar 2.28. rangkaian inverter terdiri dari dua chopper. Ketika transistor Q_1 saja yang dihidupkan dengan waktu $T/2$, tegangan sesaat yang melalui beban v_o adalah $V_s/2$. Jika transistor Q_2 saja yang dihidupkan untuk selang waktu $T/2$, maka

tegangan bebannya menjadi $-V_s/2$. Dengan logika ini maka kedua transistor tidak dihidupkan pada waktu yang sama.



Gambar 2.26

Single phase half bridge inverter^[14]

Gambar 2.28b. menunjukkan bentuk tegangan output inverter dan arus transistor dengan beban resistive. Inverter ini membutuhkan tiga kabel pada sumber dc-nya, sehingga ketika transistornya mati maka tegangan baliknya sebesar $V_s/2$. Inverter ini dikenal sebagai *half bridge inverter*. Tegangan output rmsnya ditunjukkan pada persamaan:

$$V_o = \left[\frac{2}{T_o} \int_0^{T_o/2} \frac{V_s^2}{4} dt \right]^{1/2} = \frac{V_s}{2} \quad (2.23)$$

Sedangkan tegangan output sesaatnya dapat dituliskan dalam deret fourier sebagai berikut:

$$v_o = \frac{a_o}{2} + \sum_{n=1}^{\infty} a_n \cos(n\omega t) + b_n \sin(n\omega t) \quad (2.24)$$

Karena bentuk gelombang outputnya termasuk gelombang ganjil maka a_o dan a_n bernilai 0. sedangkan besarnya b_n adalah

$$b_n = \frac{1}{\pi} + \left[\int_0^{2\pi} v_o \sin(n\omega t) d(\omega t) \right] = \frac{2V_s}{n\pi} \quad (2.25)$$

Sehingga tegangan output sesaat v_o dapat ditulis kembali menjadi:

$$v_o = \sum_{n=1,3,5..}^{\infty} \frac{2V_s}{n\pi} \sin(n\omega t) \quad (2.26)$$

2.8.2.2. Single Phase Full Bridge Inverter

Single Phase full Bridge Inverter ditunjukkan pada Gambar 2.29.a. Inverter ini terdiri atas empat chopper. Ketika transistor Q1 dan Q2 dihidupkan secara bersama, tegangan output V_s melalui beban. Jika transistor Q2 dan Q3 dihidupkan secara bersamaan, maka tegangan beban menjadi $-V_s$. Bentuk tegangan output ditunjukkan dalam Gambar 2.27b. Tegangan output rmsnya ditunjukkan pada persamaan :



$$V_o = \left(\frac{2}{T_o} \int_0^{T_o/2} V_s^2 dt \right)^{1/2} = V_s \quad (2.27)$$

Sedangkan tegangan output sesaatnya jika ditulis dalam deret fourier ditunjukkan pada persamaan:

$$V_o = \sum_{n=1,2,3..}^{\infty} \frac{4V_s}{n\pi} \sin(n\omega t) \quad (2.28)$$

Dan untuk $n = 1$ maka nilai rms untuk tegangan dasar V_1

$$V_1 = \frac{4V_s}{\sqrt{2\pi}} = 0.9V_s \quad (2.29)$$




Gambar 2.27

Single phase full bridge inverter ^[14]

2.8.2.3. Three Phase Inverter

Inverter sumber tegangan 3 fasa adalah peralatan elektronik yang berfungsi untuk mengubah tegangan searah(DC) menjadi tegangan bolak-balik(AC) 3 fasa. Pada umumnya inverter 3 fasa bekerja dengan prinsip switched mode yang rangkaian dasarnya seperti terlihat pada Gambar 2.30. Saklar-saklar

pada gambar tersebut bekerja sedemikian rupa, sehingga bentuk tegangan keluaran (A, B, &C) membentuk tegangan 3 fase.




Gambar 2.28

(a). Rangkaian inverter tiga fase dengan IGBT

(b). Inverter Tiga Fase dengan prinsip Switched-Mode ^[14]

Kedudukan saklar-saklar yang berpasangan (a dan a', b dan b', c dan c') diatur sedemikian hingga setiap pasang tidak pernah bersama-sama ON ataupun sama-sama OFF. Artinya jika saklar a dalam keadaan ON, maka saklar a' berada dalam keadaan OFF atau sebaliknya. Demikian pula untuk pasangan b - b' dan c - c'. Ada 8 kombinasi kedudukan ON-OFF dari saklar-saklar tersebut, yang ditunjukkan pada Gambar 2.28. Untuk selanjutnya jika saklar a dalam keadaan ON (atau saklar a' dalam keadaan OFF), maka dinyatakan dengan $a = 1$ atau $a' = 0$. Kombinasi saklar disebut sebagai state. State-1 menyatakan kedudukan saklar-saklar dengan kombinasi a, b dan c sebagai [1 0 0] dan state-2. menyatakan kombinasi [1 1 0]. Demikian untuk yang lain dinyatakan pada Gambar 2.28. Tegangan-tegangan pada terminal A, B dan C pada setiap state dapat dinyatakan sebagaimana terlihat pada Tabel 2.31. State-

1, state-2 dan seterusnya sampai dengan state-6 dinamakan sebagai *state aktif*, sedang state-0 dan state-7 dinamakan sebagai *state- nol* (zero- state). State nol adalah state dimana semua tegangannya adalah nol.



Gambar 2.29 Kombinasi Saklar abc yang dinyatakan dalam state ^[14]

Tegangan-tegangan antara saluran V_{AB} , V_{BC} , dan V_{CA} dapat dinyatakan sebagai:

$$\begin{bmatrix} V_{AB} \\ V_{BC} \\ V_{CA} \end{bmatrix} = V_{DC} \begin{bmatrix} 1 & -1 & 0 \\ 0 & 1 & -1 \\ -1 & 0 & 1 \end{bmatrix} \begin{bmatrix} a \\ b \\ c \end{bmatrix} \quad (2.30)$$

dengan a, b, dan c adalah kombinasi dari saklar-saklar dari state.

Tabel 2.3 Tegangan untuk tiap kombinasi

State	a	b	c	V_{AB}	V_{BC}	V_{CA}
0	0	0	0	0	0	0
1	1	0	0	V_{DC}	0	$-V_{DC}$
2	1	1	0	0	V_{DC}	$-V_{DC}$
3	0	1	0	$-V_{DC}$	V_{DC}	0
4	0	1	1	$-V_{DC}$	0	V_{DC}
5	0	0	1	0	$-V_{DC}$	V_{DC}
6	1	0	1	V_{DC}	$-V_{DC}$	0
7	1	1	1	0	0	0

Jika suatu beban seimbang dalam hubungan bintang dihubungkan pada terminal A,B, dan C, maka akan terbentuk titik netral N. Tegangan titik netral tersebut adalah:

$$V_N = \frac{1}{3}(V_A + V_B + V_C) \quad (2.31)$$

Tegangan-tegangan fase terhadap netral V_a , V_b , dan V_c , menjadi:

$$\begin{bmatrix} V_a \\ V_b \\ V_c \end{bmatrix} = \frac{1}{3}V_{DC} \begin{bmatrix} 2 & -1 & -1 \\ -1 & 2 & -1 \\ -1 & -1 & 2 \end{bmatrix} \begin{bmatrix} a \\ b \\ c \end{bmatrix} \quad (2.32)$$

Bila 6 state-aktif tersebut disusun menurut urutan sedemikian rupa, maka akan dapat dibentuk gelombang-gelombang tegangan sebagaimana terlihat pada Gambar 2.32. Tegangan tegangan V_a , V_b , dan V_c masing-masing berbeda fasa sebesar 120°. Komponen dasar dari gelombang tegangan yang periodik tersebut menurut deret Fourier mempunyai magnitudo sebesar:

$$V_{1\max} = \frac{4}{\pi} \frac{V_{DC}}{2} \quad (2.33)$$

2.8.3. Kontrol Tegangan Dari Inverter

Untuk penerapan diindustri, diperlukan adanya pengendalian dari tegangan output inverter, untuk mengatasi variasi tegangan input dc, untuk pengaturan tegangan inverter, untuk mengatur tegangan/frekuensi supaya tetap. Ada banyak macam teknik pengaturan gain inverter. Metode pengaturan gain paling efisiensi adalah dengan metode PWM (Pulse Width Modulation).

Metode PWM ini memerlukan gelombang Carrier dan referensi untuk menghasilkan serangkaian logika pulsa kontrol gate inverter.

2.8.3.1. Kontrol Gate Inverter Satu Fasa

Berdasarkan bentuk gelombang referensi dan carrier ini, metode PWM untuk inverter 1 fasa mempunyai beberapa teknik yaitu:


- a. Single-pulse Width Modulation (Single-PWM).
- b. Multi-Pulse Width Modulation (Multi-PWM).
- c. Sinusoidal-Pulse Width Modulation (Sinusoidal-PWM).
- d. Modifiet-Pulse Modulation (Modifiet-PWM).
- e. Phase Displacement Control.

Untuk lebih memudahkan pemahaman akan proses terbentuknya pulsa kontrol gate inverter maka dibawah ini diberi contoh salah satu teknik dari metode PWM yaitu teknik *Single Pulse Width Modulation (Single-PWM)*.

Untuk kontrol single-PWM, hanya ada satu pulsa tiap satu siklus dan lebar pulsa diubah untuk mengontrol tegangan output inverter. Gambar 2.33.

menunjukkan pembangkit sinyal kontrol gate dan tegangan output *single phase full bridge inverter*.

Sinyal untuk kontrol gate dibangkitkan dengan membandingkan amplitudo sinyal referensi rectangular A_r , dengan sinyal carrier triangular A_c . Frekuensi sinyal referensi menentukan frekuensi tegangan dasar output.



Gambar 2.31
Single-PWM ^[14]

Output tegangan sesaat $v_o = V_s(g_1 - g_2)$. Rasio A_r terhadap A_c merupakan variabel kontrol yang didefinisikan sebagai indeks modulasi. Besarnya indeks modulasi (M) diberikan dengan persamaan:

$$M = \frac{A_r}{A_c} \quad (2.39)$$

Sedangkan nilai rms tegangan output adalah:

$$V_o = \left(\frac{2}{2\pi} \int_{(\pi-\delta)/2}^{(\pi+\delta)/2} V_s^2 d(\omega t) \right)^{1/2} = V_s \sqrt{\frac{\delta}{\pi}} \quad (2.40)$$

Dengan mengubah A_r dari 0 ke A_c maka lebar pulsa * dapat diubah-ubah dari 0° ke 180° , sehingga nilai rms tegangan output dapat diubah-ubah antara 0 sampai V_s . Sedangkan tegangan output sesaatnya jika ditulis dalam deret fourier seperti pada persamaan 2.22 adalah:

$$V_o = \sum_{n=1,3,5,\dots}^{\infty} \frac{4V_s}{n\pi} \sin \frac{n\delta}{2} \sin(n\omega t) \quad (2.41)$$

Performansi output tegangan dengan menggunakan metode *single-PWM* diperlihatkan pada Gambar 2.33. Gambar tersebut memperlihatkan hubungan antara besarnya harmonisa terhadap indeks modulasi (M), dan DF meningkat dengan rendahnya tegangan output.

Titik potong waktu dan sudut dapat dicari dengan persamaan :

$$t_1 = \frac{\alpha_1}{\omega} = (1-M) \frac{T_s}{2}$$

$$t_2 = \frac{\alpha_2}{\omega} = (1+M) \frac{T_s}{2}$$

Sedangkan lebar pulsa dari sinyal PWM:

$$d = \frac{\delta}{\omega} = t_2 - t_1 = MT_s$$

dengan $T_s = T/2$

2.8.3.2. Kontrol Gate Inverter Tiga Fasa


Ada beberapa teknik didalam pembangkitan sinyal kontrol gate inverter 3 fasa, antara lain:

1. Sinusoidal PWM.
2. Third-harmonic PWM.
3. 60° PWM.
4. Space Vector Modulation.

2.8.3.2.2.1. Sinusoidal PWM

Metode sinusoidal PWM terlihat seperti pada Gambar 6.27a. Terdapat tiga sinyal referensi sinusoidal (v_{ra} , v_{rb} , v_{rc}) dan setiap sinyal bergeser sebesar 120° . Dengan membandingkan antara sinyal referensi tiap fasa v_{ra} , v_{rb} , v_{rc} dengan sinyal carier v_{cr} maka akan terbentuk sinyal gate g_1 , g_3 , g_5 seperti terlihat pada Gambar 2.27 b. Besarnya tegangan output *line-to-line* sesaat ialah:

$$v_{ab} = V_s(g_1 - g_3) \quad (2.42)$$



Gambar 2.32
Sinyal sinusoidal PWM ⁽¹⁵⁾

2.8.3.2.2. Space Vector

Space vector merepresentasikan magnitudo dan sudut fase dari sebuah besaran 3 fase simetri sebagai fungsi waktu. Space vector dapat dibayangkan sebagai vector medan putar yang ditimbulkan oleh kumparan-kumparan stator dari mesin arus AC 3 ϕ , sebagaimana terlihat pada Gambar 2.35.a. kumparan a-a', b-b', c-c' menghasilkan medan dalam arah berturut-turut sumbu A, sumbu B, sumbu C. Besar dan arah vector medan adalah resultan dari ketiga komponen medan tersebut. Space vector sesaat dapat ditentukan jika arus sesaat diketahui. Misalkan sebuah sistem 3Nseimbang arus i_a, i_b, i_c .

$$i_a = I_m \sin \omega t$$

$$i_b = I_m \sin (\omega t - 120^\circ)$$

$$i_c = I_m \sin (\omega t + 120^\circ)$$

Pada saat $t = t_0$ arus i_a, i_b, i_c (Gambar 2.35.b.) menjadi vector penyusun space vector i_s . Panjang vector pada arus space vector $i_s(t)$ ditentukan sama dengan panjang vector I_a pada keadaan seimbang, sehingga dinyatakan dalam oleh Clarke dalam besaran 2ϕ sebagai berikut:

$$\begin{bmatrix} I_{s\alpha}(t) \\ I_{s\beta}(t) \end{bmatrix} = \frac{2}{3} \begin{bmatrix} 1 & \cos \gamma & \cos 2\gamma \\ 0 & \sin \gamma & \sin 2\gamma \end{bmatrix} \begin{bmatrix} i_a(t) \\ i_b(t) \\ i_c(t) \end{bmatrix} \quad (2.43)$$

Oleh sebab itu pers(2.44) dapat dipandang sebagai persamaan untuk transformasi besaran 3ϕ menjadi 2ϕ .

Selanjutnya space vector arus $I_s(t)$ dapat dinyatakan sebagai besaran kompleks berikut:

$$i_s(t) = i_{s\alpha}(t) + j i_{s\beta}(t) \quad (2.44)$$



sehingga space vector arus $i_s(t)$ dapat ditulis sebagai:

$$i_s(t) = \frac{2}{3} [i_{sA}(t) + a i_{sB}(t) + a^2 i_{sC}(t)] \quad (2.45)$$

dimana $a = e^{j\gamma} = \cos \gamma + j \sin \gamma$

Demikian pula space vector tegangan $v_s(t)$ dapat dituliskan sebagai berikut:

$$\begin{bmatrix} V_{s\alpha}(t) \\ V_{s\beta}(t) \end{bmatrix} = \frac{2}{3} \begin{bmatrix} 1 & \cos \gamma & \cos 2\gamma \\ 0 & \sin \gamma & \sin 2\gamma \end{bmatrix} \begin{bmatrix} v_a(t) \\ v_b(t) \\ v_c(t) \end{bmatrix} \quad (2.46)$$

(a). space vector arus i_s (b). arus i_a , i_b , dan i_c sesaat pada $t = t_0$.**Gambar 2.33. Vektor Medan Putar pada Stator** ⁽¹⁵⁾

2.8.2.2.3. Space Vector Modulation

Sebagaimana diketahui sebelumnya tegangan-tegangan pada state-1 adalah

$$V_a = \frac{2}{3}V_{DC}, \quad V_b = V_c = -\frac{1}{3}V_{DC}$$

Pada state ini, space vector tegangan V_{s1} dapat dinyatakan dalam bentuk kompleks sebagai berikut:

$$V_{s1} = V_{s\alpha} + jV_{s\beta} = \frac{2}{3}V_{DC} + j0$$


Jadi ada 6 sektor yang dapat berbeda yang dapat dibuat berdasarkan statenya karena state-0, dan state-7 adalah vektor nol.

Secara umum untuk state aktif ke-k space vectortegangan V_{sk} adalah

$$V_{sk} = \begin{cases} \frac{2}{3} V_{DC} e^{j\frac{k-1}{3}\pi} & \text{untuk } k = 1,2,3,\dots \\ 0 & \text{untuk } k = 0,7 \end{cases} \quad (2.47)$$

Keenam vector state aktif tersebut membagi bidang space vector menjadi 6 sektor yang sama. Gambar 2.36. menunjukkan space vector tegangan untuk inverter sumber $3N$. Dengan menggunakan modulasi PWM, dimungkinkan untuk membangkitkan tegangan $3N$ sinusoida dengan referensi vektor tegangan V_s melalui sintesa vector-vector state. Teknik ini disebut dengan teknik SVPWM

Apabila tegangan state-1 dan state-2 dibangkitkan secara bergantian dan dengan kecepatan tinggi dengan duty cycle masing-masing adalah $*_1$ dan $*_2$ dalam selang waktu tertentu, maka vector space tegangan yang dihasilkan oleh state-1, adalah V_x dan state-2 adalah V_y . Dengan demikian kedua space vector state-1 dan state-2 membentuk resultan space vector tegangan V_s sebagai berikut:



Gambar 2.34. SpaceVector PWM ⁽¹⁵⁾

Dari diagram vektor terlihat bahwa sesungguhnya space vector tegangan $v_s(t)$ pada sektor 1 tidak harus dibentuk oleh vektor-vektor dari state-1 dan state-2, tetapi dengan state yang lain yang mungkin.

Tetapi pada umumnya space vector tegangan $v_s(t)$ dibentuk oleh vektor dari state-state yang bersebelahan di sektor dimana space vector tegangan yang dikehendaki berada. Jadi space vector tegangan v_s , pada sektor 2 dibentuk oleh vector state-2 dan state-3., dan demikian pula pada sektor-sektor yang lain.

2.8.2.2.4. Indeks Modulasi

Apabila sebuah space vector digunakan untuk menghasilkan tegangan sistem $3N$ seimbang, dengan magnitudo V_1 dan frekuensi ω_m sebagai:

$$V_{AN} = V_1 \sin \omega t$$

$$V_{BN} = V_1 \sin (\omega t + \theta)$$

$$V_{CN} = V_1 \sin (\omega t + 2\theta)$$

Space vector tegangan referensi diberikan dengan:

$$V_s = V_1 \cdot e^{-j\omega t} \quad (2.49)$$

Indeks modulasi didefinisikan sebagai perbandingan antara tegangan puncak dari gelombang dasar yang diinginkan dan dibagi dengan setengah dari tegangan searah (DC), atau ditulis:

$$M = \frac{V_1}{V_{DC}/2} \quad (2.50)$$


Space vector referensi membuat sebuah trajektori lingkaran dengan radius V_1 dan dengan kecepatan ω_m dalam bidang kompleks tersebut. Gambar 2.37. menunjukkan trajektori space vector tegangan referensi untuk $M = 0,58$ sampai $M = 1,15$. Magnitudo terbesar yang dapat dicapai pada teknik modulasi space vector ini terjadi pada radius lingkaran terbesar yang berada didalam segienam.

Tegangan fase dasar maksimum yang dapat dicapai adalah:

$$V_{1, sym} = \frac{V_{DC}}{\sqrt{3}} \quad (2.51)$$

Dengan demikian indeks modulasi M_{max} dari inverter adalah:

$$M_{max} = \frac{V_1}{V_{DC}/2} = \frac{V_{DC}/\sqrt{3}}{V_{DC}/2} = \frac{2}{\sqrt{3}} \approx 1,15$$



Gambar 2.35.

Trajektori space vector tegangan referensi untuk $M=0.58$ dan $M=1.15$ ⁽¹⁵⁾

Pada modulasi lebar pulsa sinusoidal yang konvensional, indeks modulasi maksimumnya satu. Jadi SV PWM memberikan tegangan maksimum 15% lebih besar dari pada PWM konvensional.

2.8.2.2.5. Penentuan sektor

Dalam pembangkitan tegangan sinusoidal pada suatu inverter 3N, maka vector referensi tegangan harus diberikan. Kemudian waktu T_m dan T_{m+1} dihitung, dengan lebih dahulu menentukan kedudukan sektornya. Karena vector referensi menyatakan magnitudo dan fasenya, maka vector tersebut dinyatakan dalam 2 vektor komponen $V_{s\alpha}$ dan $V_{s\beta}$. Sektor dapat ditentukan dengan

$$\zeta = \tan^{-1}\left(\frac{V_{s\alpha}}{V_{s\beta}}\right), \quad 0 \leq \zeta \leq 2\pi \quad (2.52)$$

Secara sederhana sektor m dapat ditentukan sebagai berikut:

$$m = \begin{array}{ll} 1 & \text{jika } 0 \leq \zeta \leq \frac{\pi}{3} \\ 2 & \text{jika } \frac{\pi}{3} \leq \zeta \leq \frac{2\pi}{3} \\ 3 & \text{jika } \frac{2\pi}{3} \leq \zeta \leq \pi \\ 4 & \text{jika } \pi \leq \zeta \leq \frac{4\pi}{3} \\ 5 & \text{jika } \frac{4\pi}{3} \leq \zeta \leq \frac{5\pi}{3} \\ 6 & \text{jika } \frac{5\pi}{3} \leq \zeta \leq 2\pi \end{array} \quad (2.53)$$

2.8.2.2.6. Penentuan Waktu State

Secara umum apabila sebuah space vector berada pada sektor m , merupakan resultan dari vektor-vektor penyusun $V_{s,m}$ dan $V_{s,m+1}$ sehingga berlaku:


$$V_1^* = \frac{T_m}{T_s} V_{s,m} + \frac{T_{m+1}}{T_s} V_{s,m+1} \quad (2.54)$$

dengan T_m : waktu aktif inverter pada state m.

T_{m+1} : waktu aktif inverter pada state m+1.

T_s : periode sampling.

Dalam hal ini waktu T_m dan T_{m+1} merupakan bagian dari waktu sampling, sedangkan waktu OFF didapat dengan $T_0 = T_s - T_m - T_{m+1}$. Jadi dalam setiap periode sampling terdapat dua state yang dihidupkan/diaktifkan yaitu state m dan state m+1, selain state nol. Tegangan sesaat $v_a(t)$, $v_b(t)$, $v_c(t)$ dalam selang periode sampling T_s yang sedang berada pada sektor 1 dapat digambarkan sebagai komposisi dua buah tegangan V_{s1} dan V_{s2} seperti terlihat pada Gambar 2.36.



Gambar 2.36 Vektor-Vektor Komponen pembentuk V_s pada saat berada di sektor 1 ⁽¹⁵⁾

Setelah sektor dari space vector tegangan yang diinginkan telah ditentukan, maka waktu-waktu aktif dari state m (T_m) dan state m+1 (T_{m+1}) dari persamaan (2.18) dapat ditentukan sebagai:

$$T_m = \frac{T_s \sqrt{3}}{V_{DC}} \left[v_{s\alpha} \sin\left(\frac{m\pi}{3}\right) - v_{s\beta} \sin\left(\frac{m\pi}{3}\right) \right] \quad (2.55)$$

$$T_{m+1} = \frac{T_s \sqrt{3}}{V_{DC}} \left[v_{s\beta} \cos\left(\frac{(m-1)\pi}{3}\right) - v_{s\alpha} \cos\left(\frac{(m-1)\pi}{3}\right) \right] \quad (2.56)$$

Sedangkan waktu nol T_{not} diperoleh dari selisih waktu sampling T_s dan $(T_m + T_{m+1})$ atau ditulis sebagai:

$$T_{\text{not}} = T_0 + T_8 = T_s - T_m - T_{m+1} \quad (2.57)$$

2.8.2.2.7. Pembangkitan Sinyal Switching Inverter

Sinyal switching dengan waktu-waktu state aktif dan waktu state nol yang telah ditentukan, dapat dibangkitkan dengan beberapa alternatif urutan state. Disini hanya dibahas tentang SV PWM dengan Urutan Simetris (Symmetric Sequence SV PWM) atau juga disebut dengan SV PWM Dua Tepi (double edge SV PWM).

2.9. Logika Fuzzy

2.9.1. Pendahuluan

Tahun 1965, untuk pertama kalinya Logika Fuzzy diformulasikan oleh Profesor Lotfi A. Zadeh dari Universitas California di Barkeley. Logika Fuzzy merupakan generalisasi logika bernilai banyak dan di dalamnya termasuk logika Boolean sebagai suatu kondisi khusus atau istimewa. Hukum benar atau salah dari logika boolean tidak memperhitungkan beragam kondisi yang nyata. Untuk menghitung gradasi yang tak terbatas jumlahnya antara benar dan salah, Zadeh mengembangkan ide penggolongan set yang ia namakan *set fuzzy*. Tidak seperti logika boolean, logika fuzzy memiliki banyak nilai. Tidak seperti elemen yang dikategorikan 100% ini atau itu, atau sebuah dalil yang menyatakan semua benar atau seluruhnya salah, fuzzy membaginya dalam fungsi keanggotaan dan derajat kebenaran yaitu sesuatu yang dapat menjadi sebagian

benar dan sebagian salah pada waktu yang sama. Hal ini telah dibuktikan oleh Bart Kosko bahwa logika boolean adalah kasus khusus dari logika fuzzy.

2.9.2. Himpunan Fuzzy

Suatu himpunan fuzzy (fuzzy set) A dalam semesta pembicaraan (universe of discourse) U dinyatakan dengan fungsi keanggotaan (*membership function*) μ_A , yang harganya berada dalam interval $[0, 1]$. Secara matematika hal ini dinyatakan dengan :

$$\mu_A : U \rightarrow [0, 1]$$

Himpunan fuzzy A dalam semesta pembicaraan U biasa dinyatakan sebagai sekumpulan pasangan elemen u (u anggota U) dan besarnya derajat keanggotaan (*grade of membership*) elemen tersebut, μ_A , adalah sebagai berikut :

$$A = \{(u, \mu_A(u) / u \in U)\} \dots\dots\dots (2.58)$$

Tanda '/' digunakan untuk menghubungkan sebuah elemen dengan derajat keanggotaannya.

Jika U adalah diskrit, maka A bias dinyatakan dengan :

$$A = \mu_A(u_1) / u_1 + \dots + \mu_A(u_n) / u_n \dots\dots\dots (2.59)$$

atau

$$A = \sum_{i=1}^n \mu_A(u_i) / u_i \dots\dots\dots (2.60)$$


Dan jika U adalah kontinu, maka himpunan *fuzzy* bisa dinyatakan dengan:

$$A = \int_U \mu_A(u)/u \dots\dots\dots (2.61)$$

Tanda '+', 'Σ', dan '∫' menyatakan operasi union (gabungan). Sebagai contoh, untuk semesta pembicaraan 'bilangan cacah yang kurang dari 10 dan himpunan fuzzy A yang didefinisikan sebagai 'bilangan yang dekat dengan 5', dinyatakan:

$$A = 0/0 + 0.2/1 + 0.4/2 + 0.6/3 + 0.8/4 + 1.0/5 + 0.8/6 + 0.6/7 + 0.4/8 + 0.2/9$$

Penyajian himpunan fuzzy A secara diagramatik dapat ditunjukkan pada gambar berikut :



Gambar 2.37.
Definisi himpunan fuzzy A secara diagramatik ^[11]

2.9.3. Operasi-operasi yang terdapat pada himpunan fuzzy

Operasi dasar himpunan fuzzy untuk himpunan fuzzy A dan B pada semesta pembicaraan U antara lain :

a. Equality

$$\mu_A(u) = \mu_B(u), u \in B \dots\dots\dots (2.62)$$

b. *Union*

$$\mu_{(A \cup B)}(u) = \max\{\mu_A(u), \mu_B(u)\}, u \in U \dots\dots\dots (2.63)$$

c. *Intersection*

$$\mu_{(A \cap B)}(u) = \min\{\mu_A(u), \mu_B(u)\}, u \in U \dots\dots\dots (2.64)$$

d. *Complement*

$$\mu_{\bar{A}}(u) = 1 - \mu_A(u), u \in U \dots\dots\dots (2.65)$$

Jika himpunan A dan \bar{A} adalah komplemen maka berlaku aturan sebagai berikut:

$$\mu_{(A \cup B)}(u) = \max\{\mu_A(u), \mu_{\bar{A}}(u)\}, u \geq 0.5 \dots\dots\dots (2.66)$$

$$\mu_{(A \cap B)}(u) = \min\{\mu_A(u), \mu_{\bar{A}}(u)\}, u \leq 0.5 \dots\dots\dots (2.67)$$

e. *Bounded product*


$$\mu_{(A \odot B)}(u) = \max\{0, \mu_A(u) + \mu_B(u)\}, u \in U \dots\dots\dots (2.67)$$

2.9.4. Fuzzyfikasi dan Derajat Keanggotaan

Langkah pertama dalam memproses logika fuzzy mengandung transformasi domain yang dinamakan fuzzyfikasi. Masukan crisp ditransformasikan kedalam masukan fuzzy.


Sebagai contoh, masukan crisp 78 derajat akan ditransformasikan sebagai hangat dalam bentuk fuzzy. 90 mph akan ditransformasikan menjadi cepat, dan sebagainya. Untuk mengubah bentuk masukan crisp kedalam masukan fuzzy, fungsi keanggotaan pertama kali harus ditentukan untuk tiap masukan. Sekali fungsi keanggotaan ditentukan, fuzzyfikasi mengambil nilai masukan

secara realtime, seperti temperatur, dan membandingkannya dengan informasi fungsi keanggotaan yang tersimpan untuk menghasilkan nilai masukan fuzzy.



Gambar 2.38. Proses Fuzzyfikasi ^[16]

Untuk menggambarkan proses fuzzyfikasi, mari kita lihat sistem penyiraman tanaman. Pengendali fuzzy dalam sistem ini akan menggunakan dua masukan, temperatur udara luar dan kondisi tanah, untuk mengkalkulasi lamanya penyiraman



Gambar 2.39.
Sistem Kontrol Fuzzy Secara Verbal ^[16]


Langkah pertama dalam fuzzyfikasi adalah menentukan label label fuzzy pada daerah batasan crisp dari setiap masukan crisp. Jadi untuk temperatur kita dapat menentukan daerah label misalkan kita bagi menjadi 5 label, Dingin, Sejuk, Normal, Hangat, Panas. Dan untuk kondisi tanah kita bagi menjadi 3 label, Kering, Lembab, Basah. Untuk pembahasan selanjutnya dari bagian ini kita akan berkonsentrasi pada masukan temperatur.

2.9.5. Struktur Dasar Pengendalian Logika Fuzzy

Untuk merancang system pengendalian otomatis bagi proses-proses yang kompleks, non-linier, dan mudah dipengaruhi oleh faktor-faktor gangguan sekitar, maka diperlukan teori logika fuzzy sebagai salah satu alternatif. Secara umum pengendali logika fuzzy memiliki kemampuan sebagai berikut:

1. Beroperasi tanpa campur tangan manusia secara langsung, tetapi memiliki efektifitas yang sama dengan pengendali manusia.
2. Mampu menangani system-sistem yang kompleks, non-linier dan tidak stasioner.
3. Memenuhi spesifikasi operasional dan criteria kinerja.
4. Strukturnya sederhana, kuat dan beroperasi *real time*.

Struktur dasar sistem pengendalian logika fuzzy dapat ditunjukkan pada gambar berikut:



Gambar 2.40.
Struktur Dasar Sistem Kontrol Logika Fuzzy^[11]


Pengendali yang ditunjukkan pada gambar 2.40. merupakan pengendali fuzzy PD (*proporsional-derivative*), dengan pengolahan dua sinyal masukan ke pengendali, yaitu sinyal kesalahan (*error*, E), dan sinyal perubahan kesalahan (*delta error*, dE). Sinyal E didapatkan dari pengurangan keluaran proses terhadap *set point*, sedangkan sinyal dE didapatkan dari pengurangan sinyal error saat ini, $E_{(k)}$, dengan sinyal error sebelumnya, $E_{(k-1)}$. Kedua sinyal tersebut diolah oleh pengendali fuzzy. Dengan demikian terdapat dua masukan dan satu keluaran dari pengendali tersebut. Jadi aturan yang akan digunakan nantinya akan meliputi tiga komponen *consequent*.

BAB III

PRINSIP KERJA DAN PEMODELAN DYNAMIC VOLTAGE RESTORER UNTUK PEMULIHAN TEGANGAN DI INDUSTRI

3.1. Pemodelan Sistem

Pada Gambar 3.1 terlihat bahwa sistem kelistrikan industri tersebut terdiri 2 beban. Daya diambil dari feeder penyulang 70 kV kemudian tegangan diturunkan menjadi 11kV dengan transformator stepdown setelah itu didistribusikan kebeban. Beban disuplai dari transformator yang berbeda tetapi dengan feeder penyulang yang sama, beban 1 sebesar 32MVA dengan tegangan line-line sebesar 11kV sedangkan beban 2 sebesar 25 MVA. Beban 2 merupakan beban yang sensitive terhadap gangguan kedip tegangan sehingga didalam pengoperasiannya ditambahkan pemulih tegangan.




Gambar 3.1. Sistem kelistrikan industri dengan DVR^[9]

Dynamic Voltage Restorer sebagai pemulih tegangan yang akan digunakan pada kasus ini dipasang seri melalui trafo booster diantara beban 2 dengan penyulang (trafo 2). Gangguan kedip tegangan diakibatkan oleh Hubung Singkat yang terjadi pada beban 1. Bila terjadi hubung singkat pada beban 1 akan menyebabkan tegangan sumber akan ikut turun sehingga tegangan supply ke beban 2 juga ikut turun, maka pada kondisi saat gangguan diharapkan DVR mampu memberikan injeksi tegangan yang besarnya sama dengan drop tegangan yang terjadi dengan waktu yang tepat. Komponen DVR secara umum adalah rangkaian pendeteksi gangguan kedip tegangan, rangkaian inverter, kontrol tegangan, dan booster transformer. Rangkaian inverter disini menggunakan peralatan semikonduktor yaitu *Insulated Gate Bipolar Transistor (IGBT)*, dikarenakan disamping frekuensi switchingnya tinggi daya yang disalurkan IGBT mencapai 1 MVA. Untuk teknik switching inverter menggunakan teknik switching *space vector PWM* yang dapat mereduksi harmonisa kelipatan tiga dan index modulasi dapat mencapai 1.15.

Kedip tegangan yang disimulasikan akibat hubung singkat 1 fasa ketanah, dua fasa ketanah, dan tiga fasa ketanah. Dalam simulasi ini DVR hanya mengompensasi urutan positif dan negatif sedangkan urutan nol diabaikan, sehingga untuk menghilangkan pengaruh urutan nol, trafo yang digunakan memakai hubungan *delta wye*.

3.2. Pemodelan Dynamic Voltage Restorer.

Pada prinsipnya *dynamic voltage restorer* merupakan peralatan elektronika daya yang dipakai didalam penginjeksian tegangan pada saat terjadi gangguan *voltage sag*, yang dipasang seri antara penyulang dan beban. Untuk mendapat pemulihan tegangan yang tepat, ada beberapa bagian yang harus dimiliki oleh DVR, yaitu: sensor deteksi gangguan, inverter 3 fasa, regulator tegangan, *booster transformer*, *switching device*, *stoarge energy*. Ilustrasi dari DVR ditunjukkan dengan Gambar 3.2.



Gambar 3.2. Konfigurasi dasar DVR^[9]

3.3. Prinsip Kerja Pemulihan Tegangan dengan DVR


Untuk menanggulangi tegangan kedip yang disebabkan oleh gangguan pada sistem tranmisi atau distribusi, diperlukan kombinasi antara injek tegangan dengan suplai daya aktif.

Prinsip dasar DVR adalah menginjeksi tegangan dinamik terkontrol $V_o(t)$ yang dihasilkan oleh konverter secara seri pada bus tegangan dengan suatu

booster transformer. Amplitudo sesaat dari injeksi tegangan tiga fasa dikontrol seperti mengurangi pengaruh bus yang terkena gangguan pada tegangan beban V_L . Ini berarti bahwa perbedaan tegangan yang disebabkan gangguan transient dalam feeder ac akan dikompensasi dengan suatu tegangan equivalent yang dihasilkan konverter dan diinjeksikan pada level tegangan menengah melalui *booster transformer* T1.

Disain yang ekonomis dapat diperoleh dengan hanya mengkompensasi komponen urutan positif dan negative gangguan tegangan yang ditunjukkan pada input DVR. Hal ini memungkinkan karena konfigurasi bus urutan nol sebagai bagian dari gangguan tidak akan melewati step down transformer sebab adanya impedansi infinit pada komponen ini. Dalam Gambar 3.2, *zero sequence blocking function* diperoleh dengan belitan delta dari trafo step down T_L . DC kapasitor antara charger dan konverter sebagai energi buffer DVR, menghasilkan dan menyerap daya selama kedip tegangan.

DVR sering tampak tidak melakukan apapun kecuali memonitor tegangan bus, tidak melakukan injeksi tegangan ($V_G = 0$) secara terpisah dari arus beban. Hal ini mendukung untuk mengurangi losses dari DVR selama operasi *standby*.



Gambar 3.3. Hubungan transformator pada mode standby dan boost ^[5]

Belitan tegangan rendah *booster transformer* sesaat melewati konverter pada mode standby DVR (Gambar 3.3. switching semikonduktor tidak terjadi pada mode operasi ini, DVR transformer dalam *short circuit mode (SCO)* menyerupai trafo arus hubung singkat.

Dalam mode ini *booster transformer* berkerja seperti trafo hubung singkat sekunder, artinya tegangan injeksi dan flux magnetic seolah-olah nol. Hal ini menjadi cacatan bahwa konverter tidak terhubung selama *SCO mode*. Hanya rugi-rugi konduktor yang tampak sangat rendah oleh karena kemajuan teknologi IGBTs. DVR akan paling sering pada mode standby, sehingga rugi-rugi konduksi akan terhitung pada besarnya rugi konverter selama operasi Gambar 3.3 menunjukkan aliran arus dengan katup dan belitan trafo selama *SCO mode*.


3.4. Komponen Pemulih Tegangan DVR

3.4.1. Sensor Deteksi Gangguan.

Untuk mengetahui kapan dan berapa besarnya gangguan voltage sag perlu adanya sensor tegangan yang mampu mendeteksi besarnya tegangan sesaat $V(t)$ pada ketiga fasa bukan besarnya tegangan efektif yang disensor, karena tegangan efektif didapat setelah 1 cycle sehingga jika yang digunakan tegangan efektif maka injeksinya terlambat selama 1 cycle. Hasil dari pengukuran ini digunakan sebagai inputan yang akan diolah didalam regulator tegangan.

3.4.2. Rangkaian Inverter 3 fasa.

Secara umum definisi dari inverter adalah peralatan elektronika daya yang berfungsi mengubah tegangan searah (DC) menjadi tegangan bolak-balik (AC). Secara umum ada 2 macam yaitu sumber tegangan inverter (VSI) dan sumber arus inverter (CSI).



Gambar 3.4. Jenis-jenis inverter ^[14]

a. Inverter sumber tegangan

b. inverter sumber arus



Sedangkan inverter sumber tegangan dapat digolongkan menjadi tiga kategori :

1. Inverter PWM (*Pulse Width Modulated Inverter*), dengan input tegangan dc bernilai konstan, inverter ini dapat mengubah ke tegangan ac dengan besar dan frekuensi yang dapat diatur.

2. Inverter Gelombang Kotak (*Square Wave Inverter*), input tegangan dc besarnya dapat dikontrol untuk mengatur besarnya output tegangan ac pada inverter sehingga hanya mengontrol frekuensi. Output inverter berupa tegangan ac gelombang kotak.

3. Inverter satu fasa dengan pemotongan tegangan (*Single Phase Inverter With Voltage Cancellation*), inverter ini memiliki satu output dan keluarannya berupa gelombang kotak dengan input tegangan yang besarnya konstan. Inverter hanya mengatur frekuensi sedang magnitudonya diatur oleh pemotongan tegangan.

Inverter 3 fasa dapat dibentuk dari 3 inverter 1 fasa dengan 12 semikonduktor (lihat Gambar 3.2). Atau dibentuk dengan 1 kali inverter 3 fasa terdiri dari 6 semikonduktor dengan 2 tipe sinyal kontrol yang dapat dipakai yaitu 180° dan 120° conduction (lihat Gambar 3.3).



Gambar 3.5 Macam-macam inverter 3 fasa ^[14]


a. Skema inverter 3 kali 1 fasa b. Rangkaian inverter 3 kali 1 fasa

Dari berbagai macam jenis inverter diatas yang digunakan pada filter harmonisa dan DVR adalah jenis inverter PWM dengan alasan inverter PWM memiliki output arus sinusoidal, selain itu untuk mengatur frekuensi dan magnitudo cukup mengontrol indeks modulasi inverter saja dengan tegangan sumber yang konstan.

Dalam perancangan *dynamic voltage restorer* (DVR) ini digunakan inverter sumber tegangan. Serta menggunakan enam buah IGBT sebagai switch untuk tiap fasanya. Sehingga diperlukan 6 buah IGBT untuk sistem tiga fasa, seperti

ditunjukkan pada Gambar 3.5c. Pada pengoperasian inverter gate a dan a' harus bekerja berkebalikan, agar tidak terjadi short circuit pada rangkaian yang akhirnya dapat merusak switch device. Tiap gate diaktifkan dengan sinyal pulsa yang dihasilkan oleh rangkaian pembangkit pulsa rangkaian PWM.


Pemodelan rangkaian inverter 3 fasa didalam matlab ditunjukkan pada Gambar 3.6.



Gambar 3.6. Pemodelan matlab untuk inverter sumber tegangan 3 fasa.

3.4.3.Regulator Tegangan

Tegangan injeksi yang tepat baik itu besar maupun waktunya, didalam pemulihan kedip tegangan diperlukannya suatu kontrol yang mampu mengatasi permasalahan tersebut dengan respon yang cepat.




Gambar 3.7. Pemodelan regulator tegangan dalam matlab

Didalam analisa penentuan nilai drop tegangan dari sistem 3 fasa yang nantinya akan menentukan besarnya tegangan injeksi DVR, digunakan metode space vector control yang merubah sistem tegangan 3 dimensi abc menjadi sistem 2 dimensi direct-quadrature(dq). Ada beberapa alasan yang mendasari digunakannya sistem tegangan dq, yaitu yang paling utama adalah mempermudah didalam melakukan pengontrolan, transformasi abc-dq merubah sistem 3 fasa menjadi dua fasa sehingga variabel yang diatur hanya ada dua, pengaturan salah satu variabel memberikan perubahan yang sama pada tegangan 3 fasa.

3.4.3.1. Transformasi V_{abc} ke V_{dq0}

Seperti yang telah dibahas dalam bab 2, bahwa Space vector merepresentasikan magnitudo dan sudut fase dari sebuah besaran 3 fase simetri sebagai fungsi waktu. Space vector dapat dibayangkan sebagai vector medan putar yang ditimbulkan oleh kumparan-kumparan stator dari mesin arus AC 3 ϕ . Space vector disini lebih dikenal dengan sistem dq0. Besarnya sistem dq0 ditunjukkan

pada persamaan 2.43. Tranformasikan V_{abc} menjadi V_{dq0} , diperoleh V_d berbentuk sinus dan V_q , V_d yang digeser sebesar -90° (seperti tampak pada Gambar 3.8).



Gambar 3.8. Bentuk gelombang abc dan dq0


Dengan bentuk tegangan V_{dq0} seperti yang ditunjukkan pada Gambar 3.8 akan mempersulit didalam sisi kontrolnya, karena berubah terhadap waktu maka untuk mengurangi permasalahan tersebut dibuat sebuah formulasi yang merubah V_{abc} menjadi V_{dq0} dengan nilai yang tetap, sehingga dengan keadaan tersebut dapat mempermudah didalam sistem kontrol. Persamaan yang digunakan adalah:

$$V_d = \frac{2}{3} \left(V_a(t) \sin(\omega t + \theta) + V_b(t) \sin\left(\omega t + \theta - \frac{2}{3}\pi\right) + V_c(t) \sin\left(\omega t + \theta - \frac{4}{3}\pi\right) \right)$$

$$V_q = \frac{2}{3} \left(V_a(t) \cos(\omega t + \theta) + V_b(t) \cos\left(\omega t + \theta - \frac{2}{3}\pi\right) + V_c(t) \cos\left(\omega t + \theta - \frac{4}{3}\pi\right) \right)$$


$$V_0 = \frac{1}{3}(V_a(t) + V_b(t) + V_c(t)) \quad \dots\dots(3.3)$$

Sehingga dengan persamaan 3.1, 3.2, 3.3 dengan tegangan V_{abc} yang sama didapatkan tegangan V_{dq0} seperti Gambar 3.9 (tetap):



Gambar 3.9. Bentuk gelombang abc dan dq0 konstan

Untuk mendapatkan bentuk transformasi dq seperti Gambar 3.9 diperlukan peralatan tambahan yaitu phase locked loop (PLL). Gambar 3.10. menunjukkan bentuk simulasi dari transformasi dq0 di matlab.



Gambar 3.10. Pemodelan transformasi abc to dq0

3.4.3.2. Tegangan Referensi dan Error

Tegangan referensi didapatkan dengan mengukur tegangan sistem 3 fasa sebelum terjadi gangguan. Dari tegangan sistem 3 fasa abc ditrans formasikan ke dalam tegangan dq0. Didapatkan dari hasil transformasi ini nilai tegangan $V_d=1$, $V_q=V_0=0$. Dalam simulasi dapat diwakili dengan nilai konstan. Error didapat dengan membandingkan antara tegangan V_{dq} referensi dengan tegangan V_{dq} aktual dari sistem

3.4.3.3. Error Kompensator

Untuk mendapatkan respon injeksi yang tepat dan cepat diperlukan error kompensator, di dalam masalah ini Fuzzy Logic Controller dipilih sebagai error kompensator. Error dihasilkan dengan membandingkan tegangan referensi dan tegangan pengukuran (aktual).


3.4.3.3.1. Fuzzy Logic Controller

Fuzzy logic controller sebagai error kompensator merupakan controller yang tersusun atas aturan-aturan controller yang ditentukan berdasarkan pengetahuan, pengamatan, dan pengenalan respon dari objek yang akan dikendalikan. Aturan-aturan controller yang dipakai dalam *FLC* dinyatakan dalam variabel-variabel linguistik. Metode-metode perancangan *FLC* menggabungkan aspek pendefinisian himpunan fuzzy untuk memperoleh suatu controller yang dapat mempresentasikan cara kerja operator manusia. Dengan prosedur perancangan tertentu kedua aspek diterapkan pada masukan dan keluaran untuk

memberi hasil perancangan yang berbentuk suatu algoritma aturan fuzzy. Pada beberapa penerapan controller fuzzy menggunakan rule-rule yang telah baku [1]. Adapun keuntungan didalam menggunakan logika fuzzy sebagai controller antara lain:

1. Tidak perlu model matematik yang rumit sehingga memudahkan proses perancangan sistem kontrol.
2. Aturan fuzzy bersifat sederhana sehingga mudah dimengerti.
3. Memiliki fleksibilitas yang tinggi karena mudah untuk mengubah aturan atau rule yang sesuai kebutuhan.
4. Merupakan model yang independen, memiliki kekokohan tinggi, dan mampu beradaptasi.

FLC yang digunakan kali ini adalah *FLC* dengan 3 input dan 2 output, yang dapat dimondelkan seperti pada Gambar 3.11 ini



Gambar 3.11. Pemodelan Fuzzy Logic Controller

Dari Gambar 3.11 terlihat bahwa ada 3 inputan bagi FLC yaitu error d, delta error d, error q, serta terdapat 2 output *FLC* yaitu output tegangan V_d dan V_q .

Error didefinisikan sebagai selisih antara tegangan referensi beban (sebelum terjadi gangguan kedip tegangan) dengan tegangan aktual beban (saat terjadi gangguan kedip tegangan).

$$Error (e[n]) = V_{refensi} - V_{aktual}$$

Delta error didefinisikan sebagai selisih *error* sekarang dengan *error* sebelumnya.

$$Delta\ error (de[n]) = e[n] - e[n-1]$$

$$e[n] = error\ sekarang.$$

$$e[n-1] = error\ sebelumnya$$

Proses pertama didalam *FLC* adalah fuzzyfikasi setiap input *FLC* dari proses ini didapatkan nilai fungsi keanggotaan dari tiap himpunan fuzzy yang ada untuk tiap input, setelah semua input telah melalui proses fuzzyfikasi (proses fuzzyfikasi dijelaskan pada bab 2) maka untuk mengambil suatu keputusan maka dari hasil fuzzyfikasi akan dimasukkan kedalam sistem penagmbil keputusan yang lebih dikenal dengan aturan-aturan dasar (*rule base*). aturan-aturan dasar ini berisi tentang relasi-relasi yang menghubungkan antara input dan output. Setelah keputusan telah diambil adalah proses selanjutnya adalah melakukan proses defuzzyfikasi. Proses defuzzifikasi adalah proses pemetaan dari hasil aksi kontrol inferensi fuzzy. Tujuan dari defuzzifikasi adalah untuk menghasilkan aksi kontrol non fuzzy (*crisp*) yang mewakili distribusi kemungkinan dari hasil kontrol inferensi fuzzy.

3.4.3.3.1.1. Penentuan Kuantitas Variabel Linguistik Masukan dan Keluaran.

Input output didalam sistem fuzzy direpresentasikan berupa variabel-variabel linguistik. Output dari *FLC* terdiri dari dua variabel yaitu tegangan d dan tegangan q yang nanti dipakai sebagai tegangan referensi yang harus dibangkitkan oleh inverter. Secara linguistik input dan output yang dipakai dalam simulasi kali ini yaitu:

Variabel yang digunakan:

Fungsi input:

1. error d, range :[-0.5 1]
2. error q, range :[-0.5 0.5]
3. delta error d, range :[1 0.5]

Fungsi output:

1. Vd, range :[-0.5 -3.15]
2. Vq, range :[-2 0.27]


untuk variabel linguistik input error d terdiri dari 8 fungsi keanggotaan (*membership function*) yang terdiri dari 2 fungsi keanggotaan berbentuk bahu dan yang lain berbentuk segitiga.

Range error d : [-0.5 1]

Negatif (N) : [-0.005 -0.131]

Zero (Z)	: [-0.005	0	0.005]
Kecil Positif (KP)	: [0.005	0.079	0.149]
Agak Kecil Positif (AKP)	: [0.056	0.179	0.303]
Sedang Positif (SP)	: [0.149	0.306	0.463]
Agak Besar Positif (ABP)	: [0.303	0.446	0.589]
Besar Positif (BP)	: [0.463	0.623	0.783]
Sangat Besar Positif (SBP)	: [0.7	0.813]	

8 variabel linguistik diatas dapat digambarkan sebagai bentuk himpunan *fuzzy* seperti Gambar 3.12




Gambar 3.12. Variabel linguistik dari input error d

untuk variabel linguistik delta error d terdiri dari 2 fungsi keanggotaan (membership function) yang semua fungsi keanggotaan berbentuk bahu.

Range delta error d	: [-0.5	0.5]
Negatif (N)	: [-0.1	0]
Positif (P)	: [0	0.1]

2 variabel linguistik diatas dapat digambarkan sebagai bentuk himpunan *fuzzy* seperti Gambar 3.13




Gambar 3.13. Variabel linguistik dari input delta error d

Untuk variabel linguistik error d terdiri dari 9 fungsi keanggotaan (membership function) yang terdiri dari 2 fungsi keanggotaan berbentuk bahu dan yang lain berbentuk segitiga.

Range error q	: [-1	0.5]
Sangat Besar Negatif (SBN)	: [-0.692	-0.592]
Besar Negatif (BN)	: [-0.654	-0.538	-0.422]
Agak Besar Negatif (ABN)	: [-0.53	-0.418	-0.306]
Sedang Negatif (SN)	: [-0.422	-0.304	-0.186]
Agak Kecil Negatif (AKN)	: [-0.306	-0.209	-0.112]
Kecil Negatif (KP)	: [-0.186	-0.1164	-0.0468]
Sangat Kecil Negatif (SBN)	: [-0.112	-0.061	-0.0085]
Zero (Z)	: [-0.0085	0	0.0085]
Positif (P)	: [0.0085	0.14]

9 variabel linguistik diatas dapat digambarkan sebagai bentuk himpunan *fuzzy* seperti Gambar 3.14



Gambar 3.14. Variabel linguistik dari input error q


untuk variabel linguistik output d terdiri dari 13 fungsi keanggotaan (membership function) yang semua fungsi keanggotaan berbentuk segitiga.

Range error d	: [-0.5	3.148]
Negatif (N)	: [-0.5	-0.375 -0.25]
Zero (Z)	: [-0.004	0 0.004]
Kecil Positif 1 (KP1)	: [0.752	0.9 1.048]
Kecil Positif 2 (KP2)	: [0.868	1.048 1.228]
Agak Kecil Positif 1 (AKP1)	: [1.048	1.255 1.462]
Agak Kecil Positif 2 (AKP2)	: [1.228	1.467 1.706]
Sedang Positif 1 (SP1)	: [1.462	1.706 1.95]
Sedang Positif 2 (SP2)	: [1.706	1.94 2.174]
Agak Besar Positif 1 (ABP1)	: [1.95	2.177 2.404]
Agak Besar Positif 2 (ABP2)	: [2.174	2.395 2.616]
Besar Positif 1 (BP1)	: [2.404	2.628 2.852]

Besar Positif 2 (BP2) : [2.616 2.808 3]

Sangat Besar Positif : [2.852 3 3.148]

13 variabel linguistik diatas dapat digambarkan sebagai bentuk himpunan *fuzzy* seperti Gambar 3.15



Gambar 3.15. Variabel linguistik dari output d

untuk variabel linguistik output q terdiri dari 9 fungsi keanggotaan yang semua fungsi keanggotaan berbentuk segitiga.

Range error d : [-2 0.27]

Sangat Besar Negatif (SBN) : [-2 -1.866 -1.73]

Besar Negatif (BN) : [-1.855 -1.722 -1.589]

Agak Besar Negatif (ABN) : [-1.73 -1.575 -1.42]

Sedang Negatif (SN) : [-1.589 -1.437 -1.285]

Agak Kecil Negatif (AKN) : [-1.42 -1.28 -1.14]


Kecil Negatif (KP) : [-1.285 -1.14 -0.995]

Sangat Kecil Negatif (SBN) : [-1.14 -1.023 -0.906]

Zero (Z) : [-0.007 0 0.007]

Positif (P) : [0.15 0.21 0.27]

9 variabel linguistik diatas dapat digambarkan sebagai bentuk himpunan *fuzzy* seperti Gambar 3.16



Gambar 3.16. Variabel linguistik dari ouput q

3.4.3.3.1.2. Penentuan Aturan Dasar (*RuleBase*) Input Output

Rule base merupakan sekelompok aturan dalam fuzzy yang merupakan bentuk relasi antara variabel input dengan variabel output. Aturan-aturan dasar berisi tentang keputusan-keputusan yang akan diambil oleh FLC tersebut, sehingga pada umumnya rule base akan bersisi dua komponen yang dihubungkan dengan relasi sebab (*anteseden*) dan akibat (*konsekuen*).

Banyaknya jumlah kelompok rule base yang dibuat sesuai dengan banyaknya kondisi pada signal masukan. Jika sinyal masukan terdapat dua macam yaitu error memiliki 7 himpunan fuzzy dan delta error memiliki 2 himpunan fuzzy maka rule base yang akan dibuat adalah $7 \times 2 = 14$ aturan dasar.

Kinerja yang lebih baik dapat diperoleh dengan pembagian himpunan fuzzy yang lebih banyak (tidak mutlak), namun terkadang untuk permasalahan tertentu dengan hanya menggunakan sistem fuzzy yang sedikit saja hasil respon sudah baik sekali.

Pada permasalahan kali ini akan dibentuk dua buah rule base yaitu:

1. Rule Base untuk output d

Sesuai penjelasan dari bab sebelumnya bahwa untuk output d menggunakan 2 inputan yaitu error d dengan 8 himpunan fuzzy dan delta error dengan 2 himpunan fuzzy yang tiap parameter inputan bisa dibaca pada subbab sebelumnya. Maka akan dibentuk rule base untuk output d sebanyak $8 \times 2 = 16$ aturan kontrol yang isi dari rule base ditunjukkan pada Tabel 3.1.

Tabel 3.1. Rule Base output d

error delta error	N	Z	KP	AKP	SP	ABP	BP	SBP
N	N	Z	KP1	AKP1	SP1	ABP1	BP1	SBP
P	N	Z	KP2	AKP2	SP2	ABP2	BP2	SBP

2. Rule Base untuk output q

Pada kompensasi error q digunakan 1 inputan saja yaitu error q dengan 9 himpunan fuzzy yang tiap parameter inputan bisa dibaca pada sub bab

sebelumnya. Maka diperlukan aturan dasar bagi output d sebanyak 9 aturan kontrol yang isi dari rule base ditunjukkan pada Tabel 3.2.

Tabel 3.2. Rule Base output q


error	SBN	BN	ABN	SN	AKN	KN	SKN	Z	P
output	SBN	BN	ABN	SN	AKN	KN	SKN	Z	P

3.4.3.4. Transformasi Output dq FLC ke dq Referensi SVPWM

Output *FLC* yang terdiri dua besaran yaitu tegangan V_d dan V_q memiliki nilai yang tidak berubah terhadap waktu(konstan), hal ini tidak dapat digunakan sebagai referensi dari Space Vector PWM, yang membutuhkan besaran yang berubah terhadap waktu, oleh karena ini dibutuh transformasi yang mengubah tegangan V_d dan V_q konstan keluaran dari FLC kedalam bentuk V_d dan V_q yang berubah terhadap waktu. Persamaan yang digunakan transformasi ini adalah:

$$V_{alpha} = \frac{2}{3} \left(V_d \sin(\omega t) + V_q \cos(\omega t) - 0.5 \left(V_d \sin\left(\omega t - \frac{2}{3}\pi\right) + V_q \cos\left(\omega t - \frac{2}{3}\pi\right) + V_d \sin\left(\omega t - \frac{4}{3}\pi\right) + V_q \cos\left(\omega t - \frac{4}{3}\pi\right) \right) \right) \quad \dots (3.4)$$

$$V_{beta} = \frac{2}{3} \left(-0.866 \left(V_d \sin\left(\omega t - \frac{2}{3}\pi\right) + V_q \cos\left(\omega t - \frac{2}{3}\pi\right) \right) + 0.866 \left(V_d \sin\left(\omega t - \frac{4}{3}\pi\right) + V_q \cos\left(\omega t - \frac{4}{3}\pi\right) \right) \right) \quad \dots (3.5)$$



Gambar 3.17. Sinyal keluran FLC dan sinyal referensi SVPWM

3.4.4. Space Vector Pulse Width Modulation

Space vector PWM merupakan teknik pembangkitan sinyal driver untuk inverter 3 fasa. Besarnya tegangan 3 fasa (V_{abc}) sesuai dengan tegangan referensi space vector PWM yang berupa tegangan 2 fasa (V_{dq}) dengan parameter periode sampling dan tegangan sumber inverter (V_{DC}). Tegangan referensi dari SVPWM didapat dengan mentransformasikan $3\phi \rightarrow 2\phi$. Dengan tegangan SVPWM referensi maka dapat ditentukan state-state yang aktif, waktu state-state aktif dan waktu state nol dalam 1 periode sampling (T_s), dengan parameter state-state aktif dan waktu aktif dan nol maka sinyal driver untuk inverter dapat terbentuk. Diagram alir dalam pembangkitan sinyal driver SVPWM ditunjukkan pada Gambar 2.40


3.4.4.1. Model Penentuan Referensi SVPWM

Langkah berikut merupakan penentuan referensi dari SVPWM yang berupa magnitudo dan sudut yang diperoleh dari V_{α} dan V_{β} .

$$m = \sqrt{V_{\alpha}^2 + V_{\beta}^2} \quad \dots(3.6)$$

$$\theta = \tan^{-1}\left(\frac{V_{\beta}}{V_{\alpha}}\right) \quad \dots(3.7)$$

Simulasi dimatlab ditunjukkan pada Gambar 3.18



Gambar 3.18. Pemodelan tegangan referensi SVPWM dalam matlab


3.4.4.2. Model Penentuan Sektor

Setelah diperoleh referensi bagi SVPWM, langkah selanjutnya adalah menentukan sektor dari tegangan referensi tersebut, seperti yang telah dibahas sebelumnya bahwa space vector membagi daerah lingkaran tegangan referensi menjadi 6 bagian(sektor), seperti ditunjukkan pada Gambar 2.36. Dengan memanfaatkan referensi sudut maka sektor dari tegangan referensi dapat ditentukan. Penentuan sektor dapat dijelaskan dengan tabel berikut:

Tabel 3.3. Penentuan Sektor SVPWM


Sudut(θ)	Sektor
0-60	1
60-120	2
120-180	3
180-240	4
240-300	5
300-360	6

Dalam matlab penentuan sektor dapat dimodelkan sebagai berikut:

**Gambar 3.19. Pemodelan penentu sektor dalam matlab**

3.4.4.3. Model Penentu Waktu State


Model ini melakukan proses perhitungan lama waktu state-state yang aktif dan state nol. Dengan persamaan 2.52, 2.53, dan 2.54 pada bab 2 maka dalam matlab dapat dimodelkan sebagai berikut:



Gambar 3.20. Pemodelan penghitung waktu state dalam matlab

3.4.4.4. Model pembangkitan sinyal SVPWM

Pada tahap ini dibangkitkan sinyal PWM dari kombinasi state berdasarkan sektor tegangan referensi dan waktu tiap-tiap state




Gambar 3.21. Pemodelan pembangkitan sinyal SVPWM dalam matlab

BAB IV

SIMULASI DAN ANALISA

Setelah pembahasan pada bab awal dari sistem pemulih tegangan yang digunakan diindustri maka untuk memperjelas pembahasan tentang pemulihan tegangan dengan *DVR* akan dilakukan simulasi. Simulasi kali ini menggunakan software simulink dari Matlab versi 7.

Pada Gambar 4.1 menunjukkan single line dari sistem kelistrikan suatu industri. Sistem kelistrikan industri tersebut terdiri dari dua beban yaitu beban 1 dan beban 2, beban 1 disuplai dari trafo 1 sedangkan beban 2 disuplai dengan trafo 2, nilai dari setiap tranformator dan beban adalah :



Gambar 4.1. Sistem Kelistrikan Industri dengan *DVR*

- Trafo distribusi :
 - Trafo 1 : 32MVA 70/11kV
 - Trafo 2 : 25MVA 70/11kV

- Beban linear RL :
 - beban 1 : 25MW 300kVAR 11kV
 - beban 2 : 18MW 250kVAR 11kV


Pemulih tegangan *DVR* ditempatkan secara seri antara trafo 2 dengan beban 2 melalui booster transformer T1.

Simulasi yang dilakukan kali ini meliputi beberapa kasus antara lain :

- Simulasi gangguan kedip tegangan pada sistem kelistrikan industri tanpa pemulih tegangan.
- Simulasi gangguan kedip tegangan pada sistem kelistrikan industri dengan pemulih tegangan *DVR*.

Gangguan kedip tegangan yang terjadi pada beban 2 disebabkan oleh gangguan hubung singkat meliputi hubung singkat 1 fasa ketanah, 2 fasa ketanah, dan 3 fasa ketanah yang terjadi pada beban 1.


4.1. Flowchart Pemecahan Masalah



4.2. Simulasi Sistem tanpa Dynamic Voltage Restorer

Untuk simulasi awal, sistem yang digunakan adalah sistem kelistrikan industri tanpa pemulih tegangan *dynamic voltage restorer* (DVR). Pada simulasi ini gangguan kedip tegangan pada sistem kelistrikan industri tersebut diperoleh dengan melakukan gangguan hubung singkat di beban 1 sehingga akan kedip tegangan pada sisi beban 2. Gangguan hubung singkat yang diterapkan di beban 2 untuk menghasilkan kedip tegangan ada tiga macam yaitu 1 fasa ketanah, 2 fasa ketanah, 3 fasa ketanah.

Dari single line pada Gambar 4.1 didapat bentuk simulasi sistem kelistrikan industri tanpa pemulih tegangan DVR dalam simulink matlab seperti ditunjukkan pada Gambar 4.2




Gambar 4.2. Simulasi sistem kelistrikan industri tanpa dynamic voltage restorer (DVR) dalam matlab

Dari rangkaian simulasi dari Gambar 4.2 diatas maka didapatkan hasil simulasi sebagai berikut :

4.2.1. Kedip tegangan akibat gangguan hubung singkat 1 fasa ketanah

Ada dua tingkat kedip tegangan yang disimulasikan yaitu:


1. Kedip tegangan (*voltage sag*) 70%



Gambar 4.3. *Voltage sag* 70%

Dari Gambar 4.3. terlihat bahwa saat terjadi gangguan hubung singkat 1 fasa ketanah dibeban 1 (fasa a) menyebabkan kedip tegangan pada beban 2. Terlihat pada Gambar 4.3 bahwa nilai kedip tegangan untuk tiap fasa berbeda untuk fasa a mencapai 70,28%, fasa b tidak mengalami kedip tegangan 100,1% dan untuk fasa c sebesar 84,67%.

2. Kedip tegangan (*voltage sag*) 50%




Gambar 4.4. Voltage sag 50%

Dari Gambar 4.4. terlihat bahwa saat terjadi gangguan hubung singkat 1 fasa ketanah dibeban 1 (fasa a) menyebabkan kedip tegangan pada beban 2. Terlihat pada Gambar 4.4 ada dua fasa yang mengalami kedip tegangan (fasa a dan fasa c) dan satu fasa lain (fasa b) tidak mengalami kedip tegangan, sedangkan nilai dari kedip tegangan untuk tiap fasa berbeda untuk fasa a mencapai memiliki nilai kedip tegangan yang paling rendah 49,95%, fasa b tidak mengalami kedip tegangan 100,1% dan untuk fasa c sebesar 71,64%.

4.2.2. Kedip tegangan akibat gangguan hubung singkat 2 fasa ketanah

Ada dua tingkat kedip tegangan yang disimulasikan yaitu:


1. Kedip tegangan (*voltage sag*) 70%



Gambar 4.5. Voltage sag 70%

Dari Gambar 4.5. terlihat bahwa saat terjadi gangguan hubung singkat 2 fasa ketanah dibeban 1 (fasa b dan fasa c) menyebabkan kedip tegangan pada beban 2. Terlihat pada Gambar 4.5 bahwa nilai tegangan ketiga fasa turun dengan nilai dari kedip tegangan untuk tiap fasa berbeda untuk fasa a 87,92%, fasa b mencapai memiliki nilai kedip tegangan yang paling rendah sebesar 69,98% dan tegangan fasa c sebesar 83,18%.

2. Kedip tegangan (*voltage sag*) 50%




Gambar 4.6. Voltage sag 50%

Dari Gambar 4.6. terlihat bahwa saat terjadi gangguan hubung singkat 2 fasa ketanah dibeban 1 (fasa b dan fasa c) menyebabkan kedip tegangan pada beban 2. Terlihat pada Gambar 4.6 bahwa Terlihat pada gambar diatas bahwa nilai tegangan ketiga fasa turun dengan nilai dari kedip tegangan untuk tiap fasa berbeda untuk fasa a 74,33%, fasa b mencapai memiliki nilai kedip tegangan yang paling rendah sebesar 49,91% dan tegangan fasa c sebesar 77,71%.

4.2.3. Kedip tegangan akibat gangguan 3 fasa ketanah

Ada dua tingkat kedip tegangan yang disimulasikan yaitu:


1. Kedip tegangan (*voltage sag*) 70%



Gambar 4.7. Voltage sag 70%

Dari Gambar 4.7 terlihat bahwa saat terjadi gangguan hubung singkat 3 fasa ketanah dibeban 1 menyebabkan kedip tegangan pada beban 2. Terlihat pada Gambar 4.7 bahwa nilai tegangan ketiga fasa turun dengan nilai dari kedip tegangan yang hampir sama untuk untuk fasa a 70,56%, fasa b mencapai memiliki nilai kedip tegangan yang paling rendah sebesar 69,95% dan tegangan fasa c sebesar 70,19%.

2. Kedip tegangan (*voltage sag*) 50%



Gambar 4.8. *Voltage sag* 50%

Dari Gambar 4.8. terlihat bahwa saat terjadi gangguan hubung singkat 3 fasa ketanah dibeban 1 menyebabkan kedip tegangan pada beban 2. Terlihat pada Gambar 4.8 bahwa nilai tegangan ketiga fasa turun dengan nilai dari kedip tegangan yang hampir sama untuk untuk fasa a 50,07%, fasa b mencapai memiliki nilai kedip tegangan yang paling rendah sebesar 51,57% dan tegangan fasa c sebesar 50,7%.

Dari Gambar 4.3 sampai 4.8 nilai dari kedip tegangan tiap fasa untuk setiap kasus diatas dapat diperjelas dengan Tabel 4.1.

Tabel 4.1. Kedip tegangan (*voltage sag*) di beban 1 (pu)

Jenis gangguan	Persentase kedip tegangan (%)	Tegangan fase a(pu)	Tegangan fase b(pu)	Tegangan fase c(pu)
1 fasa ketanah	70	0.7028	1.001	0.8467
	50	0.4995	1.001	0.7164
2 fasa ketanah	70	0.8792	0.6998	0.8318
	50	0.7433	0.4991	0.7771
3 fasa ketanah	70	0.7056	0.6995	0.7019
	50	0.5007	0.5157	0.507


Tegangan base = 11 kV

Untuk semua simulasi gangguan kedip tegangan (*voltage sag*) terjadi pada priode 0.03-0.07 detik

Dari Tabel 4.1, untuk kedip tegangan untuk gangguan 1 fasa ketanah(fasa a) dan 2 fasa ketanah(fasa bc), terlihat bahwa tegangan yang turun pada beban1 tidak hanya fasa a saja dan fasa bc saja, namun tegangan pada beban1 untuk semua fasa ikut turun, hal ini dikarenakan oleh belitan trafo yang digunakan untuk menyuplai beban1 memiliki konfigurasi *delta wye*, sehingga tegangan yang terdapat pada beban 1 akan mengalami pergeseran fasa, sehingga bentuk dari tegangan beban 1 saat gangguan kedip tegangan tidak seimbang maka tegangan berbeda dengan sumber.

4.3. Simulasi Sistem dengan Dynamic Voltage Restorer (DVR)

Dalam simulasi kali ini akan ditambahkan pemulih tegangan DVR pada sistem kelistrikan industri dibaban 2, sehingga diharapkan pada saat terjadi gangguan kedip tegangan, DVR mampu untuk menginjeksi tegangan sebesar drop tegangan yang timbul. Untuk mengontrol output dari DVR yang mampu menginjeksi tegangan sesuai gangguan kedip tegangan, disini mencoba menggunakan kendali *fuzzy logic controller*. Dari gambar single line 4.1 dapat dibuat simulasi dengan menggunakan simulink matlab seperti terlihat pada Gambar 4.9




Gambar 4.9. Simulasi sistem kelistrikan industri dengan dynamic voltage restorer (DVR) dalam matlab

Dari rangkaian simulasi pada Gambar 4.9 diatas maka didapatkan hasil simulasi untuk setiap kasus sebagai berikut :

4.3.3. Tegangan Beban Saat Gangguan Hubung Singkat 1 fasa ke Tanah


Ada dua tingkat kedip tegangan yang disimulasikan yaitu:

1. Kedip tegangan 70%



Gambar 4.10.


Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC



Gambar 4.11.


Tegangan beban setelah diinjeksi dengan DVR kendali FLC

2. Kedip tegangan 50%



Gambar 4.12.

Tegangan beban saat gangguan, tegangan referensi injeksi DVR FLC



Gambar 4.13.

Tegangan beban setelah diinjeksi dengan DVR kendali FLC

Dari Gambar 4.10.sampai dengan Gambar 4.13. terlihat pada saat terjadi gangguan hubung singkat 1 fasa ketanah pada beban 1 (fasa a) maka pada tegangan beban 2 mengalami penurunan, seketika itu juga DVR sebagai pemulih tegangan menginjeksikan tegangan sebesar penurunan dari tegangan beban 2, besarnya gangguan kedip tegangan dan tegangan injeksi dari DVR untuk setiap fasa bagi setiap kasus dapat dilihat pada Tabel 4.2.

Tabel 4.2. Perbandingan Tegangan Sebelum dan Sesudah Injeksi untuk gangguan hubung singkat 1 fasa ketanah


Kedip tegangan	Sebelum injeksi (pu)			Injeksi DVR FLC (pu)		
	A	B	C	A	B	C
70%	0,702	1,001	0,846	0,995	1,002	1,003
50%	0,499	1,001	0,716	0,989	1,003	1,001

Tampak pada Tabel 4.2 bahwa saat terjadi gangguan hubung singkat 1 fasa ketanah (fasa a), tegangan beban setelah diinjeksi menggunakan DVR kendali FLC tegangan fasa a tidak mencapai 1 pu. Namun drop tegangan dari tegangan beban setelah pemulihan masih dalam range yang diijinkan, kurang dari 5% yaitu 0,1-1,3%.

4.3.4. Tegangan beban saat gangguan hubung singkat 2 fasa ketanah


Ada dua tingkat kedip tegangan yang disimulasikan yaitu:

1. Kedip tegangan 70%



Gambar 4.14.


Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC



Gambar 4.15.


Tegangan beban setelah diinjeksi dengan DVR kendali FLC

2. Kedip tegangan 50%



Gambar 4.16.

Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC



Gambar 4.17.

Tegangan beban setelah diinjeksi dengan DVR kendali FLC

Dari Gambar 4.14.sampai dengan Gambar 4.17. terlihat pada saat terjadi gangguan hubung singkat 2 fasa ketanah pada beban 1 (fasa b dan c) maka pada tegangan beban 2 mengalami penurunan, seketika itu juga DVR sebagai pemulih tegangan melalui booster transformer menginjeksikan tegangan sebesar penurunan dari tegangan beban 2, besarnya gangguan kedip tegangan dan tegangan injeksi dari *DVR* untuk setiap fasa bagi setiap kasus dapat dilihat pada Tabel 4.3.

Tabel 4.3. Perbandingan Tegangan Sebelum dan Sesudah Injeksi untuk gangguan hubung singkat 2 fasa ketanah


Kedip tegangan	Sebelum injeksi (pu)			Injeksi DVR FLC (pu)		
	A	B	C	A	B	C
70%	0,879	0,7	0,832	1,002	0,997	0,998
50%	0,743	0,499	0,777	1,001	0,994	0,997

Tampak pada Tabel 4.3 bahwa saat terjadi gangguan hubung singkat 2 fasa ketanah (fasa b dan c), tegangan beban setelah diinjeksi menggunakan DVR

kendali FLC tegangan fasa a tidak mencapai 1 pu. Namun drop tegangan dari tegangan beban setelah pemulihan masih dalam range yang diijinkan, kurang dari 5% yaitu 0,2-0,6%.


4.3.5. Tegangan Beban saat Gangguan Hubung Singkat 3 fasa ke Tanah

1. Kedip tegangan 70%



Gambar 4.18.


Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC



Gambar 4.19.


Tegangan beban setelah diinjeksi dengan DVR kendali FLC

2. Kedip tegangan 50%



Gambar 4.20.

Tegangan beban saat gangguan dan tegangan referensi injeksi DVR FLC



Gambar 4.21.

Tegangan beban setelah diinjeksi dengan DVR kendali FLC

Dari Gambar 4.18.sampai dengan Gambar 4.21. terlihat pada saat terjadi gangguan hubung singkat 3 fasa ketanah pada beban 1 maka pada tegangan beban 2 mengalami penurunan, seketika itu juga DVR sebagai pemulih tegangan melalui booster transformer menginjeksikan tegangan sebesar penurunan dari tegangan beban 2, besarnya gangguan kedip tegangan dan tegangan injeksi dari DVR untuk setiap fasa bagi setiap kasus dapat dilihat pada Tabel 4.4.

Tabel 4.4. Perbandingan Tegangan Sebelum dan Sesudah Injeksi untuk gangguan hubung singkat 3 fasa ketanah

Kedip tegangan	Sebelum injeksi (pu)			Injeksi DVR FLC (pu)		
	A	B	C	A	B	C
70%	0.707	0.7	0.702	0.998	0.997	0.998
50%	0.501	0.512	0.507	0,995	0.996	0.995

Tampak pada Tabel 4.4 bahwa saat terjadi gangguan hubung singkat 3 fasa ketanah , tegangan beban setelah diinjeksi menggunakan DVR kendali FLC tegangan fasa a tidak mencapai 1 pu. Namun drop tegangan dari tegangan beban setelah pemulihan masih dalam range yang diijinkan, kurang dari 5% yaitu 0,2-0,7%.

3. Kedip tegangan 20% dan 10%

Pada level kedip tegangan V_{sag} yang lebih rendah yaitu 0,2 dan 0,1 pu pada beban 2 yang diakibatkan karena gangguan hubung singkat 3 fasa ketanah pada beban 1, diperoleh hasil simulasi yang berbeda. Untuk durasi kedip tegangan 1 cycle, 3 cycle, dan 5 cycle, hasil simulasi dapat dilihat pada Tabel 4.5.sampai Tabel 4.7.

Tabel 4.5. Perbandingan Tegangan Sebelum dan Sesudah Injeksi untuk Kedip Tegangan 1 cycle

Kedip tegangan	Sebelum injeksi (pu)			Injeksi DVR FLC (pu)		
	A	B	C	A	B	C
20%	0.2	0.2	0.2	0.988	0.988	0.988
10%	0.1	0.1	0.1	0.983	0.983	0.983

Tampak pada Tabel 4.5 bahwa saat terjadi gangguan hubung singkat 3 fasa ketanah , tegangan beban setelah diinjeksi menggunakan DVR kendali FLC tegangan fasa a tidak mencapai 1 pu. Namun drop tegangan dari tegangan beban setelah pemulihan masih dalam range yang diijinkan, kurang dari 5% yaitu 0,2-0,7%.

Tabel 4.6. Perbandingan Tegangan Sebelum dan Sesudah Injeksi untuk kedip tegangan 3 cycle

Kedip tegangan	Sebelum injeksi (pu)			Injeksi DVR FLC (pu)		
	A	B	C	A	B	C
20%	0.2	0.2	0.2	0.988	0.988	0.988
10%	0.1	0.1	0.1	0.984	0.984	0.984

Tampak pada Tabel 4.6 bahwa saat terjadi gangguan hubung singkat 3 fasa ketanah , tegangan beban setelah diinjeksi menggunakan DVR kendali FLC tegangan fasa a tidak mencapai 1 pu. Namun drop tegangan dari tegangan beban setelah pemulihan masih dalam range yang diijinkan, kurang dari 5% yaitu 0,2-0,7%.

Tabel 4.7. Perbandingan Tegangan Sebelum dan Sesudah Injeksi untuk kedip tegangan 5 cycle

Kedip tegangan	Sebelum injeksi (pu)			Injeksi DVR FLC (pu)		
	A	B	C	A	B	C
20%	0.2	0.2	0.2	0.989	0.988	0.988
10%	0.1	0.1	0.1	0.984	0.984	0.984

Tampak pada Tabel 4.7 bahwa saat terjadi gangguan hubung singkat 3 fasa ketanah , tegangan beban setelah diinjeksi menggunakan DVR kendali FLC tegangan fasa a tidak mencapai 1 pu. Namun drop tegangan dari tegangan beban setelah pemulihan masih dalam range yang diijinkan, kurang dari 5% yaitu 0,2-0,7%.

BAB V

PENUTUP

5.1. Kesimpulan

Dari ketiga macam gangguan yang disimulasikan, maka dapat ditarik kesimpulan sebagai berikut :

1. Pada level kedip 70% baik yang disebabkan karena gangguan hubung singkat 1 fasa, 2 fasa maupun 3 fasa, DVR dengan kontrol FLC mampu memulihkan kedip tegangan rata-rata hingga 0.995 pu.
2. Pada level kedip 50% baik yang disebabkan karena gangguan hubung singkat 1 fasa, 2 fasa maupun 3 fasa, DVR dengan kontrol FLC mampu memulihkan kedip tegangan rata-rata hingga 0.993 pu.
3. Pada level kedip 20% yang disebabkan karena gangguan hubung singkat 3 fasa ke tanah, DVR dengan control FLC mampu memulihkan kedip tegangan rata-rata hingga 0.988 pu.
4. Pada level kedip 10% yang disebabkan karena gangguan hubung singkat 3 fasa ke tanah, DVR dengan control FLC mampu memulihkan kedip tegangan rata-rata hingga 0.983 pu

5.2.Saran

Sangat diharapkan dengan adanya studi pemakaian DVR didalam pemulihan kedip tegangan, nantinya ada yang mau mengembangkan sebuah metode baru sehingga DVR selain mampu mengompensasi tegangan urutan positif, urutan

negatif tetapi juga mampu mengompensasi urutan nol. Diharapkan juga pada penelitian selanjutnya metode penentuan paramter dari *FLC* menggunakan metode lain seperti menggunakan tuning genetik algoritma dsb.

DAFTAR PUSTAKA

- 1) **Math H.J.Bollen**, "Understanding Power Quality Problem", New York IEEE, 2000.
- 2) **Fransisco Jurado, manuel Valverde** :Voltage Correction By Dynamic Voltage Restorer Based on Fuzzy Logic Controller": IEE Transaction on Indutrial Electronic,may 2003
- 3) **Mark F. McGranaghan, David R. Mueller, Marek J. Samotyj**, "Voltage Sags in Industrial Systems", IEEE transactions on industry applications, vol. 29, no. 2, marc/April 1993.
- 4) **Choiri, Ir** , *Diktat Kuliah : Analisis Sistem Daya* Jurusan Teknik Elektro Institut Teknologi Nasional, 2004.
- 5) **Zaki Mubarok**, "Simulasi dan Analisis Dynamic Volatage Restorer untuk Kompensasi Sag Tegangan dengan Phase Jump" Tugas Akhir Jurusan Teknik Elektro FTI-ITS, 2004
- 6) **Zhang, Lidong, Math H.J.Bollen**, "Charateristic of Voltage Dips (Sags) in Power System", IEEE Transaction on Industrial Electronic, February 2004.
- 7) **Stevensen W.D**, "Analisis Sistem Tenaga Listrik", edisi ke empat, Penerbit Erlangga, Jakarta, 1996.
- 8) **Fitri Rahayu Hasan**, "Analisa Perbaikan Kualitas Tegangan Menggunakan Kopmpensasi *Dynamic Voltage Restorer (DVR)* dan *Distribution Static Compensator (D-STATCOM)* Dengan *Software*

PSCAD/EMTDC Power Simulation Pada Penyulang Tingkat 1 PT. PLN (PERSERO) Kupang” Tugas Akhir Jurusan Teknik Elektro FTI-ITN, 2005.

- 9) **S.S. Choi, B. H. Li & D. M Vilathagamuwa**, “*Dynamic Voltage Restoration with Minimum Energy Injection*” IEEE Transaction on Power System, February, 2000.
- 10) **Changjiang Zan dkk**, “*Dynamic Voltage Restorer Based on Voltage-Space-Vector PWM Control*” IEE Transaction on Industry Application, November 2001.
- 11) **Kuswadi S**, “*Kendali Cerdas (Teori dan Aplikasi Praktisnya)*”, Penerbit ANDI, Yogyakarta, 2007
- 12) **Imam Robandi**,, “*Desain Sistem Tenaga Modern*” , Penerbit ANDI, Yogyakarta, 2006.
- 13) **N. R. Patne, K. L. Thakre**, Factor Affecting Characteristic of Voltage Sag Due to Fault in the Power System, Serbian Journal of Electrical Engineering Mei, 2008.
- 14) **MV. Kasuni Perrera**, Control Dynamic Voltage Restorer to Compensate Single Phase Voltage Sags, Master of Science Thesis, Stockholmes Sweden, 2007.
- 15) Electrical Engineering / Electronics terms, www.wikipedia.org
- 16) Dasar - Dasar Pemahaman Logika Fuzzy, www.iddhien.com

LAMPIRAN A



INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO S-1

**BERITA ACARA UJIAN SKRIPSI
FAKULTAS TEKNOLOGI INDUSTRI**

Nama Mahasiswa : MANSUR ISFAHAN
N.I.M. : 02.12.051
Jurusan : Teknik Elektro S-1
Konsentrasi : Teknik Energi Listrik
Judul Skripsi : PEMULIHAN KEDIP TEGANGAN
MENGUNAKAN *DYNAMIC VOLTAGE
RESTORER* BERBASIS *FUZZY LOGIC
CONTROLLER* DENGAN *SOFTWARE MATLAB*

Dipertahankan dihadapan Majelis Penguji Skripsi Jenjang Strata Satu (S-1)

Hari : Selasa
Tanggal : 17 Maret 2009
Dengan Nilai : 85,5 (A) *Buy*



Ketua Majelis Penguji
(Ir. Sidik Noertjahjono, MT)
NIP. Y. 102 8700 163

Panitia Ujian Skripsi

Sekretaris Majelis Penguji

(Ir. F. Yudi Limpraptono, MT)
NIP. Y. 103 9500 274

Penguji Pertama

(Ir.H. Choirul Saleh , MT)
NIP.Y. 101 8800 190

Anggota Penguji

Penguji Kedua

(Bambang Prio H , ST,MT)
NIP. Y. 102 8400 082



INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO S-1

PERSETUJUAN PERBAIKAN SKRIPSI

Dari hasil ujian skripsi Jurusan Teknik Elektro jenjang Strata satu (S-1) yang diselenggarakan pada :

Hari : Selasa
Tanggal : 17 Maret 2009

Telah dilakukan perbaikan skripsi oleh :

1. Nama : Mansur Isfahan
2. NIM : 02.12.051
3. Jurusan : Teknik Elektro
4. Konsentrasi : Teknik Energi Listrik
5. Judul Skripsi : Pemulihan Kedip Tegangan Menggunakan *Dynamic Voltage Restorer* Berbasis *Fuzzy Logic Controller* Dengan *Software Matlab*

Perbaikan meliputi :

No	Materi Perbaikan	Ket
1.	Rumusan masalah diperbaiki	

Penguji Kedua

Bambang Prio H, ST, MT
NIP.Y. 102 840 0082

Dosen Pembimbing

Ir. Eko Nurcahyo
NIP.Y.102 870 0172



LEMBAR PENGAJUAN JUDUL SKRIPSI JURUSAN TEKNIK ELEKTRO S-1

Konsentrasi : Teknik Energi Listrik/Teknik Elektronika/Teknik Komputer & Informatika*)

1.	Nama Mahasiswa: <u>MANSUR ISFAHAN</u>	Nim: <u>02.12.091</u>
2.	Waktu Pengajuan	Tanggal:
		Bulan:
		Tahun:
Spesifikasi Judul (berilah tanda silang)**)		
3.	<input checked="" type="checkbox"/> a. Sistem Tenaga Elektrik	<input type="checkbox"/> e. Elektronika & Komponen
	<input type="checkbox"/> b. Energi & Konversi Energi	<input type="checkbox"/> f. Elektronika Digital & Komputer
	<input type="checkbox"/> c. Tegangan Tinggi & Pengukuran	<input type="checkbox"/> g. Elektronika Komunikasi
	<input type="checkbox"/> d. Sistem Kendali Industri	<input type="checkbox"/> h. lainnya
4.	Konsultasikan judul sesuai materi bidang ilmu kepada Dosen*)	Ketua Jurusan
	<u>Ir. Yusuf Ismail N, MT</u>	 <u>Ir. F. Yudi Limpraptono, MT</u> NIP. P. 1039500274
5.	Judul yang diajukan mahasiswa:	<u>PEMULIHAN KEDIP TEGANGAN MENGGUNAKAN DYNAMIC VOLTAGE RESTORER BERBASIS FUZZY LOGIC CONTROLLER DI PL PG FEBOMAGUNG</u>
6.	Perubahan judul yang disetujui Dosen sesuai materi bidang ilmu
Catatan:		
7.	Persetujuan Judul skripsi yang dikonsultasikan kepada Dosen materi bidang ilmu	Disetujui Dosen 200
		 <u>Ir. Yusuf Ismail Nakhoda, MT</u> NIP. Y. 1019800189

Perhatian:

1. Formulir pengajuan ini harap dikembalikan kepada jurusan paling lambat satu minggu setelah disetujui kelompok dosen keahlian dengan dilampirkan proposal skripsi beserta persyaratan skripsi sesuai form S-1
2. Keterangan: *) Coret yang tidak perlu
**) dilingkari a, b, c,atau g sesuai bidang keahlian



Malang, Desember 2008

Lampiran : Satu Lembar
Perihal : **Kesediaan Sebagai
Dosen Pembimbing**
Kepada : Yth. Bapak/Ibu. Ir. Eko Nurcahyo
Dosen Jurusan Elektro/ T.Energi Listrik
Institut Teknologi Nasional Malang
di-
Malang

Yang bertandatangan di bawah ini :

Nama : Mansur Isfahan
Nim : 02.12.051
Semester : XIV
Jurusan : TEKNIK ELEKTRO
Konsentrasi : ENERGI LISTRIK S-1

Dengan ini mengajukan permohonan, kiranya Bapak/Ibu bersedia menjadi Dosen Pembimbing Utama / Pendamping dari 1 atau 2 Dosen Pembimbing, untuk penyusunan Skripsi dengan judul :

**PEMULIHAN KEDIP TEGANGAN MENGGUNAKAN
DYNAMIC VOLTAGE RESTORER BERBASIS FUZZY LOGIC
CONTROLLER DI PT.PG KEBONAGUNG**

Seperti proposal terlampir.

Adapun Tugas tersebut sebagai salah satu syarat untuk mendapatkan gelar Sjana Teknik pada jurusan Teknik Elektro.

Demikian permohonan kami, atas kesediaan Bapak/Ibu kami ucapkan terimakasih.

Mengetahui,
Ketua Jurusan
Teknik Elektro

Ir. F. Yudi Limpraptono, MT
Nip.P.1039500274

Malang, 3 Desember 2008

Pemohon,

Mansur Isfahan
Nim : 02.12.051



INSTITUT TEKNOLOGI NASIONAL MALANG
FAKULTAS TEKNOLOGI INDUSTRI
JURUSAN TEKNIK ELEKTRO

PERNYATAAN KESEDIAAN SEBAGAI DOSEN PEMBIMBING SKRIPSI

Sesuai dengan Permohonan Mahasiswa :

Nama : Mansur Isfahan
Nim : 02.12.051
Semester : XIV
Jurusan : TEKNIK ELEKTRO
Konsentrasi : ENERGI LISTRIK S-1

Dengan ini menyatakan bersedia / tidak bersedia *) menjadi Dosen Pembimbing Utama / Pendamping *) , untuk penyusunan Skripsi Mahasiswa tersebut dengan judul :

PEMULIHAN KEDIP TEGANGAN MENGGUNAKAN *DYNAMIC VOLTAGE RESTORER* BERBASIS *FUZZY LOGIC CONTROLLER* DI PT.PG KEBONAGUNG

Demikian pernyataan ini kami buat untuk dapat dipergunakan sebagaimana mestinya.

Malang, Desember 2008
Yang Membuat Pernyataan,




Ir. Eko Nurcahyo
Nip. 130 873 485

Catatan :

1. Setelah disetujui agar formulir ini diserahkan mahasiswa/I yang bersangkutan kepada jurusan untuk diproses lebih lanjut.
2. *) Coret yang tidak perlu



BERITA ACARA SEMINAR PROPOSAL SKRIPSI PROGRAM STUDI TEKNIK ELEKTRO S1

KONSENTRASI		TEKNIK ENERGI LISTRIK S-1	
1.	Nama Mahasiswa	MANSUR ISPAHAN	NIM 02.12.051
2.	Keterangan	Tanggal	Waktu
	Pelaksanaan	13 - 12 - 2008	09.45 - 10.30
SEMINAR LANTAI I			
Spesifikasi Judul (berilah tanda silang *)			
3.	a. Sistem Tenaga Elektrik	e. Embbeded System	i. Sistem Informasi
	b. Konversi Energi	f. Antar Muka	j. Jaringan Komputer
	c. Sistem Kendali	g. Elektronika Telekomunikasi	k. Web
	d. Tegangan Tinggi	h. Elektronika instrumentasi	l. Algoritma Cerdas
4.	Judul Proposal yang diseminarkan Mahasiswa	PEMULIHAN KEDIP TEGANGAN MENGGUNAKAN DYNAMIC VOLTAGE RESTORER BERBASIS Fuzzy LOGIC CONTROLLER DI PT-PG. FEBOMAGUNG	
5.	Perubahan Judul yang diusulkan oleh Kelompok Dosen Keahlian	Pemulihan kedip tegangan menggunakan DVR berbasis FLC	
6.	Catatan :		
		
7.	Catatan :		
		
	Persetujuan Judul Skripsi		
	Disetujui, Dosen Keahlian I		Disetujui, Dosen Keahlian II
	
Mengetahui, Ketua Jurusan		Disetujui, Calon Dosen Pembimbing	
 Ir. F. Yudi Limpraptono, MT NIP. Y. 1039500274		Pembimbing I  Ir. EKO MURCAHYO	Pembimbing II

Keterangan :

*) dilingkari a, b, c, sesuai dengan bidang keahlian



PERKUMPULAN PENGELOLA PENDIDIKAN UMUM DAN TEKNOLOGI NASIONAL MALANG
INSTITUT TEKNOLOGI NASIONAL MALANG

FAKULTAS TEKNOLOGI INDUSTRI
 FAKULTAS TEKNIK SIPIL DAN PERENCANAAN
 PROGRAM PASCASARJANA MAGISTER TEKNIK

PT. BNI (PERSERO) MALANG
 BANK NIAGA MALANG

Kampus I : Jl. Bendungan Sigura-gura No. 2 Telp. (0341) 551431 (Hunting), Fax. (0341) 553015 Malang 65145
 Kampus II : Jl. Raya Karanglo, Km 2 Telp. (0341) 417636 Fax. (0341) 417634 Malang

Malang, 18 Desember 2008

Nomor : ITN-572/I.TA/2/08
 Lampiran : -
 Perihal : BIMBINGAN SKRIPSI

Kepada : Yth. Sdr. **IR. EKO NURCAHYO**
 Dosen Institut Teknologi Nasional Malang

Dosen Pembimbing
 Jurusan Teknik Elektro S-1
 di
 Malang

Dengan hormat
 Sesuai dengan permohonan dan persetujuan dalam Proposal Skripsi
 Untuk Mahasiswa :

Nama : MANSUR ISFAHAN
 Nim : 0212051
 Fakultas : Teknologi Industri
 Jurusan : Teknik Elektro S-1
 Konsentrasi : Teknik Energi Listrik

Maka dengan ini pembimbingan tersebut kami serahkan sepenuhnya
 kepada Saudara/i selama masa waktu (enam) 6 bulan, terhitung mulai
 tanggal :

13 Desember 2008 s/d 13 Juni 2009

Sebagai satu syarat untuk menempuh ujian Sarjana Teknik,
 Jurusan Teknik Elektro S-1
 Demikian agar maklum dan atas perhatian serta bantuannya kami sampaikan
 terima kasih



Ketua Jurusan
 Teknik Elektro S-1

Ir. F. Yudi Limpraptono, MT
 Nip. Y. 1039500274

Tembusan Kepada Yth :

1. Mahasiswa Yang Bersangkutan
2. Arsip



INSTITUT TEKNOLOGI NASIONAL
JL. BENDUNGAN SIGURA-GURA 2
JL. RAYA KARANGLO, KM 2
MALANG

FORMULIR BIMBINGAN SKRIPSI

Nama : Mansur Isfahan
Nim : 02.12.051
Masa Bimbingan : 13 Desember 2008 s/d 13 Juni 2008
Judul Skripsi : **Pemulihan Kedip Tegangan Menggunakan *Dynamic Voltage Restorer* Berbasis *Fuzzy Logic Controller* Dengan *Software Matlab Simulink 7.0***

NO	Tanggal	Uraian	Paraf Pembimbing
1.	17-02-09	BAB I PENDAHULUAN	
2.	17-02-09	Acc BAB I	
3.	17-02-09	BAB II DASAR TEORI	
4.	17-02-09	Acc BAB II	
5.	17-02-09	BAB III PRINSIP KERJA DAN PEMODELAN SISTEM	
6.	17-02-09	Acc BAB III	
7.	17-03-09	BAB IV SIMULASI DAN ANALISA	
8.	06-03-09	Acc BAB IV	
9.	17-03-09	BAB V KESIMPULAN DAN SARAN	
10.	06-03-09	Acc BAB V	
11.	11-03-09	Acc Ujian Skripsi	

Malang,
Dosen Pembimbing

(Ir. Eko Nurcahyo)
NIP. Y. 102 8700 172

LAMPIRAN B

Listing Program

```
%%% membuat fuzzyfikasi %%%

%%% data input himpunan fuzzy %%%
par_input11=[0 15 20
             15 20 25
             20 25 30
             25 30 35
             30 35 40];
jmlH_input11=length(par_input11(:,1));
hizb11=zeros(2,1);
der_keag11=zeros(2,1);
hizb12=zeros(1,1);
der_keag12=zeros(1,1);
hizb21=zeros(2,1);
der_keag21=zeros(2,1);
n=1;
n1=1;
masukan11=input('masukan data yang akan diolah ==>')%%% memulai d
if masukan11 <=par_input11(1,3)&masukan11 >=par_input11(1,1)
    if masukan11 >par_input11(1,2)
        hizb11(n,1)=1;
        der_keag11(n,1)=(par_input11(1,3)-masukan11)/(par_input11(1,3)-
par_input11(1,2));
        n=n+1;
        e=1;
    else
        hizb11(n,1)=1;
        der_keag11(n,1)=1;
        e=1;
    end
end
if masukan11 >=par_input11(2,1)&masukan11 <=par_input11(2,3)
    if masukan11 >par_input11(2,2)
        hizb11(n,1)=1;
        der_keag11(n,1)=(par_input11(2,3)-masukan11)/(par_input11(1,3)-
par_input11(1,2));
        n=n+1;
    else
        hizb11(n,1)=1;
        der_keag11(n,1)=(masukan11-par_input11(2,1))/(par_input11(2,2)-
par_input11(2,1));
        n=n+1;
    end
end
if masukan11 >=par_input11(3,1)&masukan11 <=par_input11(3,3)
    if masukan11 >par_input11(3,2)
        hizb11(n,1)=1;
        der_keag11(n,1)=(par_input11(3,3)-masukan11)/(par_input11(3,3)-
par_input11(3,2));
        n=n+1;
    else
        hizb11(n,1)=1;
        der_keag11(n,1)=(masukan11-par_input11(3,1))/(par_input11(3,2)-
par_input11(3,1));
        n=n+1;
    end
end
if masukan11 >=par_input11(4,1)&masukan11 <=par_input11(4,3)
    if masukan11 >par_input11(4,2)
        hizb11(n,1)=1;
        der_keag11(n,1)=(par_input11(4,3)-masukan11)/(par_input11(4,3)-
par_input11(4,2));
        n=n+1;
    else
        hizb11(n,1)=1;
        der_keag11(n,1)=(masukan11-par_input11(4,1))/(par_input11(4,2)-
par_input11(4,1));
        n=n+1;
    end
end
```

```

    end
end
if masukan11 >=par_input11(5,1)&masukan11 <=par_input11(5,3)
    if masukan11 >par_input11 (5,2)
        hizb11(n,1)=1;
        der_keag11(n,1)=(par_input11(5,3)-masukan11)/(par_input11(5,3)-
par_input11(5,2));
        n=n+1;
    else
        hizb11(n,1)=1;
        der_keag11(n,1)=(masukan11-par_input11(5,1))/(par_input11(5,2)-
par_input11(5,1));
        n=n+1;
    end
end
if masukan11 >=par_input11(6,1)&masukan11 <=par_input11(6,3)
    if masukan11 >par_input11 (6,2)
        hizb11(n,1)=1;
        der_keag11(n,1)=(par_input11(6,3)-masukan11)/(par_input11(6,3)-
par_input11(6,2));
        n=n+1;
    else
        hizb11(n,1)=1;
        der_keag11(n,1)=(masukan11-par_input11(6,1))/(par_input11(6,2)-
par_input11(6,1));
        n=n+1;
    end
end
if masukan11 >=par_input11(7,1)&masukan11 <=par_input11(7,3)
    if masukan11 <par_input11 (7,2)
        hizb11(n,1)=1;
        der_keag11(n,1)=(masukan11-par_input11(7,1))/(par_input11(7,2)-
par_input11(7,1));
        n=n+1;
    else
        hizb11(n,1)=1;
        der_keag11(n,1)=1;
        e=1;
    end
end
end

masukan12=input('masukan data yang akan diolah==>')%%% delta error d
if masukan12 <=par_input12(1,3)&masukan12 >=par_input12(1,1)
    if masukan12 >par_input12(1,2)
        hizb12(1,1)=1;
        der_keag12(1,1)=(par_input12(1,3)-masukan12)/(par_input12(1,3)-
par_input12(1,2));
        n=n+1;
        e=1;
    else
        hizb12(1,1)=1;
        der_keag12(1,1)=1;
        e=1;
    end
end
if masukan12 >=par_input12(2,1)&masukan12 <=par_input12(2,3)
    if masukan12 <par_input12 (2,2)
        hizb12(1,1)=1;
        der_keag12(1,1)=(masukan12-par_input12(2,1))/(par_input12(2,2)-
par_input12(2,1));
        n=n+1;
    else
        hizb12(1,1)=1;
        der_keag12(1,1)=1;
        e=1;
    end
end
end

masukan21=input('masukan data yang akan diolah ==>')%%% memulai q
if masukan21 <=par_input21(1,3)&masukan21 >=par_input21(1,1)

```

```

if masukan21 >par_input21(1,2)
    hizb21(n1,1)=1;
    der_keag21(n1,1)=(par_input21(1,3)-masukan21)/(par_input21(1,3)-
par_input21(1,2));
    n1=n1+1
    e=1;
else
    hizb21(n1,1)=1;
    der_keag21(n1,1)=1;
    e=1;
end
end
if masukan21 >=par_input21(2,1)&masukan21 <=par_input21(2,3)
    if masukan21 >par_input21(2,2)
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(par_input21(2,3)-masukan21)/(par_input21(1,3)-
par_input21(1,2));
        n1=n1+1;
    else
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(masukan21-par_input21(2,1))/(par_input21(2,2)-
par_input21(2,1));
        n1=n1+1;
    end
end
if masukan21 >=par_input21(3,1)&masukan21 <=par_input21(3,3)
    if masukan21 >par_input21(3,2)
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(par_input21(3,3)-masukan21)/(par_input21(3,3)-
par_input21(3,2));
        n1=n1+1;
    else
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(masukan21-par_input21(3,1))/(par_input21(3,2)-
par_input21(3,1));
        n1=n1+1;
    end
end
if masukan21 >=par_input21(4,1)&masukan21 <=par_input21(4,3)
    if masukan21 >par_input21(4,2)
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(par_input21(4,3)-masukan21)/(par_input21(4,3)-
par_input21(4,2));
        n1=n1+1;
    else
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(masukan21-par_input21(4,1))/(par_input21(4,2)-
par_input21(4,1));
        n1=n1+1;
    end
end
if masukan21 >=par_input21(5,1)&masukan21 <=par_input21(5,3)
    if masukan21 >par_input21(5,2)
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(par_input21(5,3)-masukan21)/(par_input21(5,3)-
par_input21(5,2));
        n1=n1+1;
    else
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(masukan21-par_input21(5,1))/(par_input21(5,2)-
par_input21(5,1));
        n1=n1+1;
    end
end
if masukan21 >=par_input21(6,1)&masukan21 <=par_input21(6,3)
    if masukan21 >par_input21(6,2)
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(par_input21(6,3)-masukan21)/(par_input21(6,3)-
par_input21(6,2));
        n1=n1+1;
    end
end

```

```

else
    hizb21(n1,1)=1;
    der_keag21(n1,1)=(masuk21-par_input21(6,1))/(par_input21(6,2)-
par_input21(6,1));
    n1=n1+1;
end
end
if masuk21 >=par_input21(7,1)&masuk21 <=par_input21(7,3)
    if masuk21 >par_input21(7,2)
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(par_input21(7,3)-masuk21)/(par_input21(7,3)-
par_input21(7,2));
        n1=n1+1;
    else
        hizb21(n1,1)=1;
        der_keag21(n1,1)=(masuk21-par_input21(7,1))/(par_input21(7,2)-
par_input21(7,1));
        n1=n1+1;
    end
end
end

```

```

##### RULE BASE #####

```

```

%%% untk inputan d

```

```

function y=Isfahan(x)

```

```

%x=[0.46 -0.61 0.03]

```

```

par_input11=[-10 0 0.002
0.002 0.076 0.141
0.036 0.15 0.28
0.141 0.283 0.43
0.28 0.42 0.56
0.43 0.6 0.76
0.66 0.78 10];

```

```

par_input12=[-10 -0.1 0
0 0.1 10 ];

```

```

par_input21=[-10 -0.7 -0.6
-0.67 -0.56 -0.44
-0.543 -0.431 -0.319
-0.44 -0.323 -0.206
-0.319 -0.224 -0.129
-0.206 -0.13 -0.054
-0.129 -0.072 -0.015
-0.015 0 0.015
0.015 0.14 10];

```

```

par_output1=[-0.003 0 0.003
0.4 0.504 0.61
0.5 0.64 0.78
0.53 0.71 0.89
0.624 0.804 0.984
0.984 1.2 1.41
1.18 1.38 1.59
1.42 1.66 1.88
1.59 1.81 2.03
1.89 2.12 2.35
2.09 2.35 2.6
2.5 2.6 2.7];

```

```

par_output2=[-0.9 -0.82 -0.74
-0.76 -0.67 -0.57
-0.7 -0.605 -0.51
-0.57 -0.48 -0.39
-0.52 -0.43 -0.35
-0.39 -0.303 -0.217
-0.33 -0.26 -0.19

```

```

-0.003 0      0.003
0.12  0.17  0.22];

```

```

jmlH_input11=length(par_input11(:,1));
jmlH_input12=length(par_input12(:,1));
jmlH_input21=length(par_input21(:,1));
der_keag11=zeros (jmlH_input11,1);
der_keag12=zeros (jmlH_input12,1);
der_keag21=zeros (jmlH_input21,1);
Md=zeros(14,1);
Ad=zeros(14,1);
Mdj=0;
Mq=0;
Adj=0;
Aq=0;
qq=0;
e=0;
y(1)=0;
y(2)=0;
%%% memulai d
if x(1)<=par_input11(1,2)%%% bentuk TRAPESIUM
    der_keag11(1,1)=1;
elseif x(1)>par_input11(1,2)&x(1)<=par_input11(1,3)
    der_keag11(1,1)=(par_input11(1,3)-x(1))/(par_input11(1,3)-par_input11(1,2));
elseif x(1)>=par_input11(7,2)
    der_keag11(7,1)=1;
elseif x(1)>=par_input11(7,1)&x(1)<par_input11(7,2)
    der_keag11(7,1)=(x(1)-par_input11(7,1))/(par_input11(7,2)-par_input11(7,1));
end
for ee=2:jmlH_input11-1%%% bentuk segitiga
    if x(1)>=par_input11(ee,1)&x(1)<=par_input11(ee,3)
        if x(1)>par_input11(ee,2)
            der_keag11(ee,1)=(par_input11(ee,3)-x(1))/(par_input11(ee,3)-
par_input11(ee,2));
        else
            der_keag11(ee,1)=(x(1)-par_input11(ee,1))/(par_input11(ee,2)-
par_input11(ee,1));
        end
    end
end
for ee=2:jmlH_input21-1
    if x(2)>=par_input21(ee,1)&x(2)<=par_input21(ee,3)
        if x(2)>par_input21(ee,2)
            der_keag21(ee,1)=(par_input21(ee,3)-x(2))/(par_input21(ee,3)-
par_input21(ee,2));
        else
            der_keag21(ee,1)=(x(2)-par_input21(ee,1))/(par_input21(ee,2)-
par_input21(ee,1));
        end
    end
end
%%% fuzzyfikasi delta error d SEMUANYA TRAPESIUM
if x(3)<=par_input12(1,2)
    der_keag12(1,1)=1;
elseif x(3)>par_input12(1,2)&x(3)<=0
    der_keag12(1,1)=(par_input12(1,3)-x(3))/(par_input12(1,3)-par_input12(1,2));
elseif x(3)>0&x(3)<par_input12(2,2)
    der_keag12(2,1)=(x(3)-par_input12(2,1))/(par_input12(2,2)-par_input12(2,1));
elseif x(3)>=par_input12(2,2)
    der_keag12(2,1)=1;
end
%%% memulai fuzzyfikasi q
if x(2)<=par_input21(1,2)
    der_keag21(1,1)=1;
elseif x(2)>par_input21(1,2)&x(2)<=par_input21(1,3)
    der_keag21(1,1)=(par_input21(1,3)-x(2))/(par_input21(1,3)-par_input21(1,2));
elseif x(2)>=par_input21(9,2)
    der_keag21(9,1)=1;
elseif x(2)>=par_input21(9,1)&x(2)<par_input21(9,2)
    der_keag21(9,1)=(x(2)-par_input21(9,1))/(par_input21(9,2)-par_input21(9,1));

```

```

end
%%% defuzifikasi dari d-axis
for ee=1:jmlH_input1
    bts(1)=0;
    bts(2)=0;
    t=0;
    if der_keag11(ee,1)~=0
        for tt=1:2
            if der_keag12(tt,1)~=0
                if ee==1
                    t=min(der_keag11(ee,1),der_keag12(tt,1));
                    bts(1)=t*(par_output1(ee,2)-
par_output1(ee,1))+par_output1(ee,1);
                    bts(2)=par_output1(ee,3)-t*(par_output1(ee,3)-
par_output1(ee,2));
                    Mds(1)=(bts(1)^3-par_output1(ee,1)^3)/3-(bts(1)^2-
par_output1(ee,1)^2)*par_output1(ee,1)/2/(par_output1(ee,2)-par_output1(ee,1));
                    Mds(2)=0.5*t*(bts(2)^2-bts(1)^2);
                    Mds(3)=(par_output1(ee,3)^2-bts(2)^2)*par_output1(ee,3)/2-
(par_output1(ee,3)^3-bts(2)^3)/3/(par_output1(ee,3)-par_output1(ee,2));
                    Md(ee,1)=Mds(1)+Mds(2)+Mds(3);
                    Ad(ee,1)=(par_output1(ee,3)-par_output1(ee,1)+bts(2)-
bts(1))*t*0.5;
                elseif ee==7
                    t=min(der_keag11(ee,1),der_keag12(tt,1));
                    bts(1)=t*(par_output1(12,2)-
par_output1(12,1))+par_output1(12,1);
                    bts(2)=par_output1(12,3)-t*(par_output1(12,3)-
par_output1(12,2));
                    Mds(1)=(bts(1)^3-par_output1(12,1)^3)/3-(bts(1)^2-
par_output1(12,1)^2)*par_output1(12,1)/2/(par_output1(12,2)-par_output1(12,1));
                    Mds(2)=0.5*t*(bts(2)^2-bts(1)^2);
                    Mds(3)=(par_output1(12,3)^2-bts(2)^2)*par_output1(12,3)/2-
(par_output1(12,3)^3-bts(2)^3)/3/(par_output1(12,3)-par_output1(12,2));
                    Md(ee,1)=Mds(1)+Mds(2)+Mds(3);
                    Ad(ee,1)=(par_output1(12,3)-par_output1(12,1)+bts(2)-
bts(1))*t*0.5;
                else
                    t=min(der_keag11(ee,1),der_keag12(tt,1));
                    bts(1)=t*(par_output1(qq,2)-
par_output1(qq,1))+par_output1(qq,1);
                    bts(2)=par_output1(qq,3)-t*(par_output1(qq,3)-
par_output1(qq,2));
                    Mds(1)=(bts(1)^3-par_output1(qq,1)^3)/3-(bts(1)^2-
par_output1(qq,1)^2)*par_output1(qq,1)/2/(par_output1(qq,2)-par_output1(qq,1));
                    Mds(2)=0.5*t*(bts(2)^2-bts(1)^2);
                    Mds(3)=(par_output1(qq,3)^2-bts(2)^2)*par_output1(qq,3)/2-
(par_output1(qq,3)^3-bts(2)^3)/3/(par_output1(qq,3)-par_output1(qq,2));
                    Md(ee,1)=Mds(1)+Mds(2)+Mds(3);
                    Ad(ee,1)=(par_output1(qq,3)-par_output1(qq,1)+bts(2)-
bts(1))*t*0.5;
                end
            end
            qq=qq+1;
        end
    end
    qq=ee+ee;
    Mdj=Mdj+Md(ee,1);
    Adj=Adj+Ad(ee,1);
end
if Adj~=0
    y(1)=Mdj/Adj;
end
%%% defuzifikasi dari q-axis
for ee=1:jmlH_input21-3
    if der_keag21(ee,1)~=0&der_keag21(ee+1,1)~=0
        e=1;
        bts(1)=der_keag21(ee,1)*(par_output2(ee,2)-
par_output2(ee,1))+par_output2(ee,1);
    end
end

```

```

    bts(4)=par_output2(ee+1,3)-der_keag21(ee+1,1)*(par_output2(ee+1,3)-
par_output2(ee+1,2));
    if der_keag21(ee,1)==der_keag21(ee+1,1)
        Mqs(1)=(bts(1)^3-par_output2(ee,1)^3)/3-(bts(1)^2-
par_output2(ee,1)^2)*par_output2(ee,1)/2)/(par_output2(ee,2)-par_output2(ee,1));
        Mqs(2)=0.5*der_keag21(ee,1)*(bts(4)^2-bts(1)^2);
        Mqs(3)=(par_output2(ee+1,3)^2-bts(4)^2)*par_output2(ee+1,3)*0.5-
(par_output2(ee+1,3)^3-bts(4)^3)/3)/(par_output2(ee+1,3)-par_output2(ee+1,2));
        Mq=Mqs(1)+Mqs(2)+Mqs(3);
        Aq=0.5*der_keag21(ee,1)*(par_output2(ee+1,3)-par_output2(ee,1)+bts(4)-
bts(1));
    else
        if der_keag21(ee,1)>der_keag21(ee+1,1)
            bts(2)=par_output2(ee,3)-der_keag21(ee,1)*(par_output2(ee,3)-
par_output2(ee,2));
            bts(3)=par_output2(ee,3)-der_keag21(ee+1,1)*(par_output2(ee,3)-
par_output2(ee,2));
            Mqs(3)=(bts(3)^2-bts(2)^2)*par_output2(ee,3)*0.5-(bts(3)^3-
bts(2)^3)/3)/(par_output2(ee,3)-par_output2(ee,2));
            elseif der_keag21(ee,1)<der_keag21(ee+1,1)
                bts(2)=der_keag21(ee,1)*(par_output2(ee+1,2)-
par_output2(ee+1,1))+par_output2(ee+1,1);
                bts(3)=der_keag21(ee+1,1)*(par_output2(ee+1,2)-
par_output2(ee+1,1))+par_output2(ee+1,1);
                Mqs(3)=(bts(3)^3-bts(2)^3)/3-(bts(3)^2-
bts(2)^2)*par_output2(ee+1,1)/2)/(par_output2(ee+1,2)-par_output2(ee+1,1));
            end
            %% belum diedit
            Mqs(1)=(bts(1)^3-par_output2(ee,1)^3)/3-(bts(1)^2-
par_output2(ee,1)^2)*par_output2(ee,1)/2)/(par_output2(ee,2)-par_output2(ee,1));
            Mqs(2)=0.5*der_keag21(ee,1)*(bts(2)^2-bts(1)^2);
            Mqs(4)=0.5*der_keag21(ee+1,1)*(bts(4)^2-bts(3)^2);
            Mqs(5)=(par_output2(ee+1,3)^2-bts(4)^2)*par_output2(ee+1,3)*0.5-
(par_output2(ee+1,3)^3-bts(4)^3)/3)/(par_output2(ee+1,3)-par_output2(ee+1,2));
            Mq=Mqs(1)+Mqs(2)+Mqs(3)+Mqs(4)+Mqs(5);
            Aq=(bts(2)-par_output2(ee,1)+bts(2)-
bts(1))*der_keag21(ee,1)+(der_keag21(ee,1)+der_keag21(ee+1,1))*(bts(3)-
bts(2))+par_output2(ee+1,3)-bts(3)+bts(4)-bts(3))*der_keag21(ee+1,1)*0.5;
            end
            elseif der_keag21(ee,1)~=0&der_keag21(ee+1,1)==0&ee==0
                bts(1)=der_keag21(ee,1)*(par_output2(ee,2)-
par_output2(ee,1))+par_output2(ee,1);
                bts(2)=par_output2(ee,3)-der_keag21(ee,1)*(par_output2(ee,3)-
par_output2(ee,2));
                Mqs(1)=(bts(1)^3-par_output2(ee,1)^3)/3-(bts(1)^2-
par_output2(ee,1)^2)*par_output2(ee,1)/2)/(par_output2(ee,2)-par_output2(ee,1));
                Mqs(2)=0.5*der_keag21(ee,1)*(bts(2)^2-bts(1)^2);
                Mqs(3)=(par_output2(ee,3)^2-bts(2)^2)*par_output2(ee,3)*0.5-
(par_output2(ee,3)^3-bts(2)^3)/3)/(par_output2(ee,3)-par_output2(ee,2));
                Mq=Mqs(1)+Mqs(2)+Mqs(3);
                Aq=0.5*der_keag21(ee,1)*(par_output2(ee,3)-par_output2(ee,1)+bts(2)-
bts(1));
            end
            end%% utk for
            if der_keag21(7,1)~=0&der_keag21(6,1)==0
                bts(1)=der_keag21(7,1)*(par_output2(7,2)-par_output2(7,1))+par_output2(7,1);
                bts(2)=par_output2(7,3)-der_keag21(7,1)*(par_output2(7,3)-par_output2(7,2));
                Mqs(1)=(bts(1)^3-par_output2(7,1)^3)/3-(bts(1)^2-
par_output2(7,1)^2)*par_output2(7,1)/2)/(par_output2(7,2)-par_output2(7,1));
                Mqs(2)=0.5*der_keag21(7,1)*(bts(2)^2-bts(1)^2);
                Mqs(3)=(par_output2(7,3)^2-bts(2)^2)*par_output2(7,3)*0.5-
(par_output2(7,3)^3-bts(2)^3)/3)/(par_output2(7,3)-par_output2(7,2));
                Mq=Mqs(1)+Mqs(2)+Mqs(3);
                Aq=0.5*der_keag21(7,1)*(par_output2(7,3)-par_output2(7,1)+bts(2)-bts(1));
            elseif der_keag21(8,1)~=0
                bts(1)=der_keag21(8,1)*(par_output2(8,2)-par_output2(8,1))+par_output2(8,1);
                bts(2)=par_output2(8,3)-der_keag21(8,1)*(par_output2(8,3)-par_output2(8,2));
                Mqs(1)=(bts(1)^3-par_output2(8,1)^3)/3-(bts(1)^2-
par_output2(8,1)^2)*par_output2(8,1)/2)/(par_output2(8,2)-par_output2(8,1));
                Mqs(2)=0.5*der_keag21(8,1)*(bts(2)^2-bts(1)^2);

```

```

    Mqs(3)=(par_output2(8,3)^2-bts(2)^2)*par_output2(8,3)*0.5-
(par_output2(8,3)^3-bts(2)^3)/3/(par_output2(8,3)-par_output2(8,2));
    Mq=Mqs(1)+Mqs(2)+Mqs(3);
    Aq=0.5*der_keag21(8,1)*(par_output2(8,3)-par_output2(8,1)+bts(2)-bts(1));
elseif der_keag21(9,1)~=0
    bts(1)=der_keag21(9,1)*(par_output2(9,2)-par_output2(9,1))+par_output2(9,1);
    bts(2)=par_output2(9,3)-der_keag21(9,1)*(par_output2(9,3)-par_output2(9,2));
    Mqs(1)=(bts(1)^3-par_output2(9,1)^3)/3-(bts(1)^2-
par_output2(9,1)^2)*par_output2(9,1)/2/(par_output2(9,2)-par_output2(9,1));
    Mqs(2)=0.5*der_keag21(9,1)*(bts(2)^2-bts(1)^2);
    Mqs(3)=(par_output2(9,3)^2-bts(2)^2)*par_output2(9,3)*0.5-
(par_output2(9,3)^3-bts(2)^3)/3/(par_output2(9,3)-par_output2(9,2));
    Mq=Mqs(1)+Mqs(2)+Mqs(3);
    Aq=0.5*der_keag21(9,1)*(par_output2(9,3)-par_output2(9,1)+bts(2)-bts(1));
end
if Aq~=0
    y(2)=Mq/Aq;
end
%% defuzzyfikasi dari q-axis sudah selesai
function y = trapmfmod(x, params)
%TRAPMF Trapezoidal membership function.
% TRAPMF(X, PARAMS) returns a matrix which is the trapezoidal
% membership function evaluated at X. PARAMS = [A B C D] is a 4-element
% vector that determines the break points of this membership function.
% We require that A <= B and C <= D. If B >= C, this membership
% function becomes a triangular membership function that could have
% a height less than unity. (See the example below.)
%
% For example:
%
%     x = (0:0.1:10)';
%     y1 = trapmf(x, [2 3 7 9]);
%     y2 = trapmf(x, [3 4 6 8]);
%     y3 = trapmf(x, [4 5 5 7]);
%     y4 = trapmf(x, [5 6 4 6]);
%     plot(x, [y1 y2 y3 y4]);
%     set(gcf, 'name', 'trapmf', 'numbertitle', 'off');
%
% See also DSIGMF, EVALMF, GAUSS2MF, GAUSSMF, GBELLMF, MF2MF, PIME, PSIGMF,
% SIGMF, SMF, TRIMF, ZMF.

% Roger Jang, 6-28-93, 10-5-93, 4-14-94.
% Copyright 1994-2002 The MathWorks, Inc.
% $Revision: 1.22 $ $Date: 2002/04/14 22:21:13 $

if nargin ~= 2
    error('Two arguments are required by the trapezoidal MF.');
```



```
index = find(a <= x & x < b);
if ~isempty(index) & a ~= b,
    y1(index) = (x(index)-a)/(b-a);
end

% Compute y2
index = find(x <= c);
if ~isempty(index),
    y2(index) = ones(size(index))*e;
end
index = find(x > d);
if ~isempty(index),
    y2(index) = zeros(size(index));
end
index = find(c < x & x <= d);
if ~isempty(index) & c ~= d,
    y2(index) = (d-x(index))/(d-c);
end

% Compute y
y = min(y1, y2);
```

Voltage Sag Immunity Standards – SEMI F47 and F42 –



As you may already be aware, interruptions in manufacturing processes can be very costly...potentially millions of dollars in revenue per day. Such interruptions can be due to voltage sag events which are the most important power quality problem facing many industrial customers, especially those with a process.

A voltage sag is defined as a decrease in voltage magnitude below 90% of nominal, but not a complete interruption. The typical duration is from 3 to 10 cycles or 50 to 167 milliseconds. The results from a Distribution Power Quality (DPQ) project prepared by the Electric Power Research Institute – Power Electronics Applications Center (EPRI-PEAC) concluded that a typical customer could on average experience 12 voltage sags per year from the utility.

Voltage sags caused by severe weather conditions, car pole accidents, utility equipment operations or failures, and adjacent customers are beyond your control. However, voltage sags caused internally in your facility can be resolved using different mitigation techniques before implementing the following standards. To help improve the robustness or voltage sag ride-through capabilities in the procurement of new equipment and improvements in equipment system design, the industry association for the semiconductor industry known as Semiconductor Equipment and Materials International (SEMI) has developed the following two voltage sag immunity standards.

1. **SEMI F47-0200, Specification for Semiconductor Processing Equipment Voltage Sag Immunity.** Specifies the required voltage sag tolerance for semiconductor fabrication equipment.
2. **SEMI F42-0600, Test Method for Semiconductor Processing Equipment Voltage Sag Immunity.** Explains the method on how to test compliance with SEMI F47.

SEMI F47 requires that semiconductor processing equipment tolerate voltage sags connected onto their AC power line. They must tolerate sags to 50% of equipment nominal voltage for duration of up to 200 ms, sags to 70% for up to 0.5 seconds, and sags to 80% for up to 1.0 second. These requirements are defined by values shown in **Table 1**.

VOLTAGE SAG DURATION				VOLTAGE SAG
Second (s)	Milliseconds (ms)	Cycles at 60 hz	Cycles at 50 hz	Percent (%) of Equipment Nominal Voltage
<0.05 s	<50 ms	<3 cycles	<2.5 cycles	Not specified
0.05 to 0.2 s	50 to 200 ms	3 to 12 cycles	2.5 to 10 cycles	50%
0.2 to 0.5 s	200 to 500 ms	12 to 30 cycles	10 to 25 cycles	70%
0.5 to 1.0 s	500 to 1000 ms	30 to 60 cycles	25 to 50 cycles	80%
>1.0 s	>1000 ms	>60 cycles	>50 cycles	Not specified

Table 1- Voltage Sag Duration and Percent Deviation from Equipment Nominal Voltage

Figure 1 is a required voltage sag ride-through capability curve in which semiconductor processing, metrology, and automated test equipment must be designed and built to conform. The equipment must be able to continuously operate without interruption during conditions identified in the area above the defined solid black line.




Figure 1- Required Semicondutor Equipment Voltage Sag Ride-Through Capability Curve

Note: Equipment must continue to operate without interruption during voltage above the line.

There are additional thresholds recommended by SEMI F47 but are not requirements of the standard. These include that equipment tolerate sags to 0% for 1.0 cycle, sags to 80% for 10 seconds, and continuous sags to 90% as shown in **Figure 2**.




Figure 2 - Recommended Semicondutor Equipment Voltage Sag Ride-Through Capability Curve from 0 to 100 Seconds

For New Equipment:

SEMI F47 suggests that semiconductor users may use this sag standard when procuring new equipment to specify the capability of equipment ride-through requirements to the equipment manufacturer. In addition, semiconductor processing equipment manufacturers may in turn specify ride-through requirements to component and module suppliers.

SEMI F42 defines the testing procedures and test equipment required to characterize the susceptibility of equipment to voltage sags by showing voltage sag duration and magnitude performance data for the equipment. Also, it describes safety precautions, processing modes, test sequences, phase connections, reporting requirements, and determining compliance with the requirements and recommendations of SEMI F47.

For Existing Equipment:

There are several third-party consultants that can come into a customer's facility and conduct a thorough investigation of equipment immunity to voltage sags and momentary interruptions. Portable instrumentation such as a sag generator, are designed specifically to test compliance with SEMI F47 and SEMI F42 standards for equipment ride-through of voltage sags. Therefore, process vulnerabilities and weak elements can be determined with the creation of an electrical disturbance in the power that supplies critical process equipment.

There are several simple ways in which you can increase voltage sag immunity yourself. The best place to start is to find and fix the problem. Once you know what the problem is, it will be much easier to fix. The following are examples of simple corrections that can be implemented to help increase voltage sag immunity –

1. **Switch power supply settings.** Many power supplies can be set to accommodate different voltage ranges. Choose a range where your nominal voltage is near the top of the range to allow more room for voltage sags.
2. **Connect your single-phase power supply phase-to-phase.** You can get a 70% margin in available voltage by connecting phase-to-phase, if you can stay within your power supply's acceptable voltage range and have three-phase power available.
3. **Reduce the load on your power supply.** If you can determine that a particular power supply is causing your equipment to misoperate during voltage sag, consider moving some of its loads to another power supply.
4. **Increase the rating of your power supply.** If you can not move the loads, use a larger supply for the same load relative to its rating. It will then be more lightly loaded.
5. **Use a three-phase power supply instead of a single-phase power supply.** A properly designed (and lightly loaded) three-phase power supply will effectively tolerate voltage sags on one or two phases that would shut down a single-phase power supply.
6. **Run your power supply from a DC bus.** If possible, substitute a DC-operated power supply for an AC-sourced supply. This will narrow down your problems to supporting a DC bus, which can often be done with simple capacitors or batteries.

7. **Change the trip settings.** If you can identify an unbalance relay, an under voltage relay, or an internal reset or protection circuit that is inadvertently tripping during a voltage sag, change its settings. Consider changing the threshold and/or the trip delay. This solution resolves trip settings set too conservatively to begin with. However, trips are useful and important so use good judgment as to not eliminate them completely.
8. **Slow the relay down.** Use a relay with more mechanical mass, such as a contactor or use a relay hold-in accessory.
9. **Get rid of the voltage sag itself.** As a last resort, consider installing a quick-operating voltage regulator on your AC supply. There are a variety of technologies including ferro-resonant transformers, solid-state voltage compensation, etc. Be careful not to make the problem worse if the original cause of the voltage sag is downstream from your voltage sag regulator. The voltage sags will actually get deeper and longer.

For additional information on voltage tolerance relating to these standards, please see our Power Note titled [Voltage Tolerance Boundary](#).

Understanding of Dynamic Voltage Restorers Through MATLAB Simulation

Paisan Boonchiam and Nadarajah Mithulananthan

Electric Power System Management, Energy Field of Study, Asian Institute of Technology,
P.O. Box 4, Klong Luang, Pathum Thani 12120, Thailand;
E-mail: mithulan@ait.ac.th

Abstract

This paper presents the application of dynamic voltage restorers (DVR) on power distribution systems for mitigation of voltage sags/swells at critical loads. DVR is one of the compensating types of custom power devices. An adequate modeling and simulation of DVR, including controls in MATLAB, show the flexibility and easiness of the MATLAB environment in studying and understanding such compensating devices. The DVR, which is based on forced-commutated voltage source converter (VSC) has been proved suitable for the task of compensating voltage sags/swells. Simulation results are presented to illustrate and understand the performances of DVR in supporting load voltages under voltage sags/swells conditions.

Keywords: custom power, power quality, voltage sags, voltage swells, DVR.

1. Introduction

Modern power systems are complex networks, where hundreds of generating stations and thousands of load centers are interconnected through long power transmission and distribution networks [1]. The main concern of consumers is the quality and reliability of power supplies at various load centers where they are located at. Even though the power generation in most well-developed countries is fairly reliable, the quality of the supply is not so reliable. Power distribution systems, ideally, should provide their customers with an uninterrupted flow of energy at smooth sinusoidal voltage at the contracted magnitude level and frequency [2]. However, in practice, power systems, especially the distribution systems, have numerous nonlinear loads, which significantly affect the quality of power supplies. As a result of the nonlinear loads, the purity of the waveform of supplies is lost. This ends up producing many power quality problems. Apart from nonlinear loads, some system events, both usual (e.g. capacitor switching, motor starting) and unusual (e.g. faults) could also inflict power quality problems [3]. The consequence of power quality problems could range from a simple nuisance flicker in the electrical lamps to loss of thousands of dollars due to production shutdown.

A power quality problem is defined as any manifested problem in voltage/current or leading

to frequency deviations that result in failure or misoperation of customer equipment [3-4]. Power quality problems are associated with an extensive number of electromagnetic phenomena in power systems with broad ranges of time frames such as long duration variations, short duration variations and other disturbances. Short duration variations are mainly caused by either fault conditions or energization of large loads that require high starting currents. Depending on the electrical distance related to impedance, type of grounding and connection of transformers between the faulted/load location and the node, there can be a temporary loss of voltage or temporary voltage reduction (sag) or voltage rise (swell) at different nodes of the system [5].

Voltage sag is defined as a sudden reduction of supply voltage down 90% to 10% of nominal, followed by a recovery after a short period of time. A typical duration of sag is, according to the standard, 10 ms to 1 minute. Voltage sag can cause loss of production in automated processes since voltage sag can trip a motor or cause its controller to malfunction. Voltage swell, on the other hand, is defined as a sudden increasing of supply voltage up 110% to 180% in rms voltage at the network fundamental frequency with duration from 10 ms to 1 minute. Switching off a large inductive load or energizing a large capacitor bank is a typical

system event that causes swells [1]. To compensate the voltage sag/swell in a power distribution system, appropriate devices need to be installed at suitable locations. These devices are typically placed at the point of common coupling (PCC) which is defined as the point where the ownership of the network changes. The DVR is one of the custom power devices which can improve power quality, especially, voltage sags and voltage swells. As there are more and more concerns for the quality of supply as a result of more sensitive loads in the system conditions, a better understanding of the devices for mitigating power quality problems is important. This would allow us to make use of the functions of such devices in a better way with efficient control techniques. Hence, in this paper an attempt is made to understand the functions of DVR with the help of MATLAB.

2. Custom Power Technology

The concept of custom power was introduced by N.G. Hingorani in 1995. Like Flexible AC Transmission Systems (FACTS) for transmission systems, the term custom power pertains to the use of power electronics controllers in a distribution system, especially, to deal with various power quality problems. Just as FACTS improves the power transfer capabilities and stability margins, custom power makes sure customers get pre-specified quality and reliability of supply. This pre-specified quality may contain a combination of specifications of the following [1]: low phase unbalance, no power interruptions, low flicker at the load voltage, low harmonic distortion in load voltage, magnitude and duration of overvoltages/undervoltages within specified limits, acceptance of fluctuations, nonlinear and poor factor loads without significant effect on the terminal voltage.

These can be done on the basis of an individual, large customer, industrial/commercial parks or a supply for a high tech community on a wide area basis. Custom power technology is a general term for equipment capable of mitigating numerous power quality problems. Basic functions are fast switching, and current or voltage injection for correcting anomalies in supply voltage or load current, by injecting or absorbing reactive and active power, respectively [6], [7].

The power electronic controllers that are used in the custom power solution can be a network reconfiguring type or a compensating type. The network reconfiguring devices are usually called switchgears which include current limiting, current breaking and current transferring devices. The solid state or static versions of the devices are called: solid state current limiter (SSCL), solid state breaker (SSB), and solid state transfer switch (SSTS). The compensating devices either compensate a load, i.e. its power factor, unbalance conditions or improve the power quality of supplied voltage, etc. These devices are either connected in shunt or in series or a combination of both. This class of devices includes the distribution static compensator (D-STATCOM), dynamic voltage restorer (DVR), and unified power quality conditioner (UPQC) [2]. Among compensating devices, a DVR can deal with voltage sags and swells which are considered to have a severe impact on manufacturing places such as semiconductors and plastic products, food processing places and paper mills.

3. Dynamic Voltage Restorers

A DVR is a device that injects a dynamically controlled voltage $V_{inj}(t)$ in series to the bus voltage by means of a booster transformer as depicted in Figure 1. There are three single phase booster transformers connected to a three phase converter with energy storage system and control circuit [8]. The amplitudes of the three injected phase voltages are controlled such as to eliminate any detrimental effects of a bus fault to the load voltage $V_L(t)$. This means that any differential voltage caused by transient disturbances in the ac feeder will be compensated by an equivalent voltage generated by the converter and injected on the medium voltage level through the booster transformer.

The DVR works independently of the type of fault or any event that happens in the system, provided that the whole system remains connected to the supply grid, i.e. the line breaker does not trip. For most practical cases, a more economical design can be achieved by only compensating the positive- and negative sequence components of the voltage disturbance seen at the input of the DVR. This option is reasonable because for a typical distribution bus configuration, the zero sequence part of a

disturbance will not pass through the step down transformers because of infinite impedance for this component.

For most of the time the DVR has, virtually, “nothing to do,” except monitoring the bus voltage. This means it does not inject any voltage ($V_{inj}(t) = 0$) independent of the load current. Therefore, it is suggested to particularly focus on the losses of a DVR during normal operation. Two specific features addressing this loss issue have been implemented in its design, which are a transformer design with a low impedance, and the semiconductor devices used for switching. An equivalent circuit diagram of the DVR and the principle of series injection for sag compensation is depicted in Figure 2.

Mathematically expressed, the injection satisfies:




Fig. 1 Schematic diagram of DVR System.




Fig. 2 Equivalent circuit of DVR.




Fig. 3 Compensation strategy of DVR for voltage sags.

$$v_L(t) = v_s(t) + v_{inj}(t) \tag{1}$$

where $v_L(t)$ is the load voltage, $v_s(t)$ is the sagged supply voltage and $v_{inj}(t)$ is the voltage injected by the mitigation device as shown in Fig. 2. Under nominal voltage conditions, the load power on each phase is given by (2):

$$S_L = V_L I_L^* = P_L - jQ_L \tag{2}$$

where I_L is the load current, and P_L and Q_L are the active and reactive power taken by the load, respectively, during a sag/swell. When the mitigation device is active and restores the voltages back to normal, the following applies to each phase:

$$S_L = P_L - jQ_L = (P_s - jQ_s) + (P_{inj} - jQ_{inj}) \tag{3}$$

where the sag subscript refers to the sagged supply quantities. The inject subscript refers to quantities injected by the mitigation device.

4. Modeling of DVR in MATLAB

The compensation of voltage sag/swell can be limited by a number of factors, including finite DVR power rating, loading conditions, power quality problems and types of sag/swell. If a DVR is a successful device, the control is able to handle most sags/swells and the performance must be maximized according to the equipment inserted. Otherwise, the DVR may not be able to avoid tripping and even cause additional disturbances to the loads.

The control strategy should be able to compensate for any of voltage sag/swell and consider the limitation the DVR. Figure 3 shows the supply voltage vector during the pre-sag stage which is represented as $V_{S,pre-sag}(t)$ on the $d_{pre-sag}$ axis, in which the rotating phase angle θ is derived from Phase Lock Loop (PLL) [9], [10]. Initially, the load voltage vector $V_L(t)$ is the same as $V_{S,pre-sag}(t)$ and is assumed to be 1.0 p.u. if the voltage drops across the series transformer are neglected. When the voltage sags occur, the actual source voltage vector $V_S(t)$ is moved to $V_{S,sag}(t)$. To restore the load voltage vector $V_L(t)$, an injected voltage vector $V_{inj}(t)$ is provided by the DVR. A similar compensation strategy can be drawn in the form of a phasor diagram for voltage swell as well.

Figure 4 shows the basic control scheme and parameters that are measured for control purposes. When the grid voltage is at its normal level the DVR is controlled to reduce the losses in the DVR to a minimum. When voltage sags/swells are detected, the DVR should react as fast as possible and inject an ac voltage to the grid. It can be implemented using a feedback control technique based on the voltage reference and instantaneous values of supply and load voltage. The control algorithm produces a three-phase reference voltage to the series converter that tries to maintain the load voltage at its reference value [10]-[12]. The voltage sag is detected by measuring the error between the dq -voltage of the supply and the reference values. The d -reference component is set to a rated voltage and the q -reference component is set to zero. The MATLAB/Simulink environment is a useful tool to implement this study because it has many tool boxes that can be used in this work and is easy to understand.

In Figure 4, the supply voltage is connected to a transformation block that converts stationary frame to $\alpha\beta$ -frame. Output of this block is connected to a phase lock loop (PLL) and another transformation block that converts $\alpha\beta$ -frame to rotating frame (dq), which detects the phase and changes the axis of the supply voltage. The detection block detects the voltage sag/swell. If voltage sag/swell occurs, this block generates the reference load voltage. The injection voltage is also generated by difference between the reference load voltage and supply voltage and is applied to the VSC to produce the preferred voltage, with the help of pulse width modulation (PWM).

5. Simulation results

In order to understand the performance of the DVR along with control, a simple distribution network as shown in Figure 5, is implemented. Voltage sags/swells are simulated by temporary connection of different impedances at the supply side bus. A DVR is connected to the system through a series transformer with a capability to insert a maximum voltage of 50% of the phase-to-ground system voltage. Apart from this a series filter is also used to remove any high frequency components of power. The load considered in the study is a 10 MVA capacity with 0.9 p.f., lagging.




Fig. 4 Control structure of DVR.




Fig. 5 Simple distribution network with DVR.

5.1 Voltage Sags

First, a case of symmetrical sag is simulated by connecting a three-phase reactance to the busbar. The results are shown in Figure 6. A 30% voltage sag is initiated at 400 ms and it is kept until 550 ms, with total voltage sag duration of 150 ms. Figure 6 (a), (b) and (c) show the series of voltage components injected by the DVR and compensated load voltage, respectively. As a result of DVR, the load voltage is kept at 1.00 p.u. throughout the simulation, including the voltage sag period. Observe that during normal operation, the DVR is doing nothing. It quickly injects necessary voltage components to smooth the load voltage upon detecting a voltage sag.

In order to understand the performance of the DVR under unbalanced conditions, a single-line-ground (SLG) fault at supply bus bar at 400 ms is simulated. As a result of SLG fault, an unbalanced voltage sag is created immediately after the fault as shown in Figure 7 (a), the supply voltage with two of the phase voltages dropped down to 80%. The DVR injected voltage and the load voltage are shown in Figure 7 (b) and (c), respectively. As can be seen from the results, the DVR is able to produce the required voltage components for different phases rapidly and help to maintain a balanced and constant load voltage at 1.00 p.u.




Fig. 6 Simulation result of DVR response to a balanced voltage sag.




Fig. 8 Simulation results of DVR response to a balanced voltage swell.




Fig. 7 Simulation result of DVR response to an unbalanced voltage sag.




Fig. 9 Simulation result of DVR response to an unbalanced voltage swell.

5.2 Voltage Swells

Next, the performance of DVR for a voltage swell condition is investigated. Here, voltage swell is generated by energizing of a large capacitor bank and the corresponding supply voltage is shown in Figure 8 (a). The voltage amplitude is increased about 125% of nominal voltage. The injected voltage that is produced by DVR in order to correct the load voltage and the load voltage, are shown in Figure 8 (b) and (c), respectively. As can be seen from the results, the load voltage is kept at the nominal value with the help of the DVR. Similar to the case of voltage sag, the DVR reacts quickly to inject the appropriate voltage component (anti phase with the supply voltage or negative voltage magnitude) to correct the supply voltage.

The performance of the DVR with an unbalanced voltage swell is shown in Figure 9. In this case, the unbalanced voltage swell is created by partly rejecting the load. This results in an unbalanced voltage swell where two phase voltages are equal and the other phase voltage is slightly higher than the first two phases voltages. The anti phase unbalanced voltage component injected by the DVR to correct the load voltage is shown in Figure 9(b) and the load voltage is

given in Figure 9(c). Notice the constant and balanced voltage at the load throughout the simulation, including during the unbalanced voltage swell event.

6. Conclusion

In this paper, performance of a DVR in mitigating voltage sags/swells is demonstrated with the help of MATLAB. A forced-commutated voltage sources converter is considered in the DVR along with energy storage to maintain the capacitor voltage. The DVR handles both balanced and unbalanced situations without any difficulties and injects the appropriate voltage component to correct any anomaly in the supply voltage to keep the load voltage balanced and constant at the nominal value. In the case of a voltage sag, which is a condition of a temporary reduction in supply voltage, the DVR injects an equal positive voltage component in all three phases, which are in phase with the supply voltage to correct it. On the other hand, for a voltage swell case, which is a condition of a temporary increase in supply voltage, the DVR injects an equal negative voltage in all three phases, which are anti-phase with the supply voltage. For unbalanced conditions, the DVR injects an appropriate unbalanced three-phase voltage components

positive or negative depending on whether the condition is an unbalanced voltage sag or unbalanced voltage swell.

7. References

- [1] A. Ghosh and G. Ledwich, *Power Quality Enhancement Using Custom Power Devices*, Kluwer Academic Publishers, 2002.
- [2] N.G. Hingorani, *Introducing Custom Power*, in *IEEE Spectrum*, 32, pp. 41-48, 1995.
- [3] C. Sankaran, *Power Quality*, CRC Press, 2001.
- [4] S. Santoso, *Electrical Power System Quality*, McGraw-Hill, 2002.
- [5] Y.H. Chung, G.H. Kwon, T.B. Park, and K.Y. Lim, *Voltage Sag and Swell Generator for Evaluation of Custom Power Devices*, in *IEEE Power Eng. Society*, 4, pp. 2507, 2003.
- [6] Nilsson, S, *Special Application Considerations for Custom Power Systems*, in *IEEE Power Eng. Society*, 2, pp. 1127-1131, 1999.
- [7] M.M. Osborne, R.H. Kitchin, and H.M. Ryan, *Custom Power Technology in Distribution Systems: an Overview*, in *IEE North Eastern Centre Power Section Symposium*, pp. 10/1-10/11, 1995.
- [8] R. Buxton, 'Protection from Voltage Dips with Dynamic Voltage Restorer', in *IEE Half day colloquium*, (1998).
- [9] Ming Hu and Heng Chen, *Modeling and Controlling of Unified Power Quality Component*, in *APSCOM-00*, 2, pp. 431-435, 2000.
- [10] J.W. Liu, S.S. Choi, and S. Chen, *Design of Step Dynamic Voltage Regulator for Power Quality Enhancement*, in *IEEE Transactions on Power Delivery*, 18, pp. 1403-1409, 2003.
- [11] A. Ghosh, A.K. Jindal, and A. Joshi, *Inverter Control Using Output Feedback for Power Compensating Devices*, in *TENCON-2003*, 1, pp. 15-17, 2003.
- [12] G. Sybille and P. Giroux, *Simulation of FACTS Controllers Using the MATLAB Power System Blockset and Hypersim Real-Time Simulator*, in *IEEE Power Eng. Society*, 1, pp.488-491, 2002.
- [13] A. Sannino and J. Svensson, *Static Series Compensator for Voltage Sag Mitigation Supplying Nonlinear Loads*, in *IEEE Power Eng. Society*, 2, 2002.

VOLTAGE SAG CORRECTION BY DYNAMIC VOLTAGE RESTORER BASED ON FUZZY LOGIC CONTROL

Francisco Jurado, Manuel Valverde
University of Jaén
fjurado@ujaen.es, mvalver@ujaen.es

José Carpio
Universidad Nacional de Educación a Distancia
jcarpio@ieec.uned.es

Abstract

In basic applications, the fuzzy logic controller is used as a substitute for the conventional PI compensator. The voltage error and its derivative are the Fuzzy Logic controller input crisp values. When a Fuzzy Logic controller is used, the tracking error and transient overshoots of PWM can be considerably reduced. The simulations carried out show that the Dynamic voltage restorer provides excellent voltage regulation capabilities. This paper demonstrates that the transient response of the fuzzy logic control is better than that of PI.

Keywords: Power quality; pulse-width modulation; voltage sag.

1. INTRODUCTION

Dynamic Voltage Restorer (DVR) can provide the most cost effective solution to mitigate voltage sags by establishing the proper voltage quality level that is required by customer. When a fault happens in a distribution network, sudden voltage sag will appear on adjacent loads. DVR installed on a sensitive load, restores the line voltage to its nominal value within the response time of a few milliseconds thus avoiding any power disruption to the load.

Modern Pulse-Width Modulated (PWM) inverters capable of generating accurate high quality voltage waveforms form the power electronic heart of the new Custom Power devices. Recently, new Fuzzy Logic (FL) methods have been applied to PWM control [1-4]

CCECE 2003 – CCGEI 2003, Montréal, May, mai 2003
0-7803-7781-8/03/\$17.00 © 2003 IEEE

2. BALANCED VOLTAGE SAG

A voltage sag is a momentary decrease in the rms voltage magnitude lasting between half a cycle and several seconds [5]. Disruptive voltage sags are usually caused by fault conditions on the utility transmission and distribution systems or within a customers facility.

Voltage sags due to short-circuit faults have become one of the most important power quality problems facing industrial customers. As the complexity of the electronics equipment used in the industrial plant increases, the equipment is becoming more sensitive to voltage sags.

—A voltage sag is most of the time described by two essential characteristics, one magnitude and one duration. However, the sag magnitude is not constant, due to the induction motor load present in many industrial systems. Previous work has shown that it is often difficult to define a constant sag magnitude for sags in an industrial system [6,7].

Balanced voltage sags are caused by three-phase faults anywhere in the system. Balanced sags do not change when transferred through a transformer.

3. DYNAMIC VOLTAGE RESTORER

The DVR is a Custom Power device that is connected in series with the distribution system as shown in Fig. 1. The DVR uses semiconductor devices such as Insulated Gate Bipolar Transistors (IGBTs) and maintains the voltage applied to the load by injecting three single-phase output voltages whose magnitude, phase, and frequency can be controlled [8]. These three single-phase voltages are injected in synchronism with the voltages in the distribution system. DVRs using Integrated Gate Commutated Thyristors (IGCTs) and cryo-MOSFETs have been proposed in [9] and [10], respectively.




Fig.1. Dynamic voltage restorer.

The fundamental control concept was proposed by Gyugyi [11]. In most sag correction techniques, the DVR is required to inject active power into the distribution line during the period of compensation. Hence, the capacity of the energy storage unit can become a limiting factor in the disturbance compensation process especially for sags of long duration.

The in-phase voltage injection technique is considered in [12], and the so-called phase advance compensation technique is described in [13]. One distinct advantage of the scheme described in [13] is that less real power needs to be injected from the DVR energy storage unit into the distribution system. Reduced real power injection therefore permits the DVR to help the load ride-through more severe voltage sags. Figure 2 shows that the load voltage is regulated by the DVR through the injection voltage V_{inj} .




Fig. 2. Test system.

In the existing DVR open-loop control system, the voltage on the source side of the DVR V_{abc} is compared with a load-side reference voltage V_{ref} and the error is fed to the PWM pulse generator.

4. FUZZY LOGIC CONTROL

In basic applications, the FL controller is used as a substitute for the conventional PI compensator [14, 15]. The block scheme of the FL controller is similar to the system of Fig. 3, where, instead of PI, FL controllers are used.




Fig. 3. Block diagram for the voltage regulator.

The voltage error and its derivative are the FL controller input crisp values. The reference voltages for the PWM generator are the FL controller crisp output commands. When a FL controller is used, the tracking error and transient overshoots of PWM can be considerably reduced. This is because—in contrast to the conventional PI compensator—the control surface of the FL controller can be shaped to define appropriate sensitivity for each operating point. The FL controller can easily be implemented as an off-line pre-calculated three-dimensional lookup table consisting of the control surface [14].

For the common PI control, the control parameters are fixed, so the PI law can only guarantee good performance in a local area since the DVR is non-linear. When the operation point of the converter is changed, the parameters of PI should be designed again. Generally speaking, when we design the PI controller, some prior information of the converter is necessary, and some trials are needed to design the PI's parameters.

It is known that the converter can be controlled well as long as V_{di} and V_{qj} can be determined to the desired value,

as shown in Fig. 3. Suppose V_d and V_q are approximated by two FL controllers.

In this paper, the voltage error (ΔV_d) and its derivative ($\Delta V_d'$) are considered as the inputs of the first FL controller and the voltage error (ΔV_q) and its derivative ($\Delta V_q'$) as the inputs of the second FL controller. The reference voltages for the voltage regulator are the voltages V_{dref} and V_{qref} .

5. RESULTS

Figure 2, considered above, depicts the test system used to carry out the various DVR simulations presented in this section. The DVR coupling transformer is connected in delta in the DVR side, with a leakage reactance of 10%. A unity transformer turns ratio was used, i.e., no booster capabilities exist. The capacity of the dc storage device is 5 kV.

The total simulation period is 0.5 s. Using the facilities available in MATLAB, the DVR is simulated to be in operation only for the duration of the fault, as it is expected to be the case in a practical situation.

The first simulation contains no DVR and a three-phase short-circuit fault is applied, during the period 0.1–0.4 s, as presented in Fig.4. The voltage sag at the load point is 50% with respect to the reference voltage.




Fig. 4. Voltage at the sensitive load point with no DVR.

When the DVR and PI control are in operation the voltage sag is mitigated almost completely, and the voltage at the sensitive load point is maintained at 95%, as shown in Fig.5.




Fig. 5. Voltage at the sensitive load point with DVR and PI control.

The PWM control scheme regulates the magnitude and the phase of the injected voltages, restoring the voltage very effectively. The sag mitigation is performed with a smooth, stable, and rapid DVR response; no transient overshoots are observed when the DVR comes in and out of operation.

When the DVR and FL control are in operation the sensitive load point is maintained at 98%. From Figs. 5-6 it is clear that the transient characteristics of the FL control are better than that of PI. This shows the superiority of the FL control over that of the PI. As is known, the converter is actually non-linear, but the PI is a linear controller, so it can only guarantee the stability of the converter in a local area.



Fig. 6. Voltage at the sensitive load point with DVR and fuzzy logic control.

Figure 7 shows the voltage sag in Fig. 2 due to a three-phase fault of 200 ms duration, and induction motors percentage of 60 % on the sensitive load.

Since it is a balanced fault, voltages in three phases are, therefore, the same, and phases B and C are not shown here. The voltage sag consists of a severe during-fault sag, directly due to the fault; and a less severe post-fault sag with longer duration, due to the induction motor

reacceleration. The during-fault sag decays to zero in a few cycles.

An induction motor generally slows down, with energy being returned to the supply under generator action, during a fault. It simply operates as a generator for a short period and causes a decrease in sag. However, its reacceleration after fault clearance results in an extended post-fault [7].




Fig. 7. Voltage at the sensitive load point due to a three-phase fault. Induction motors percentage of 60 %.

The fidelity of the DVR output voltage depends on the accuracy and dynamic behavior of the PWM voltage synthesis scheme and the control system adopted.

A disadvantage of using open-loop control scheme is that the steady-state load voltage may not be compensated to the desired value owing to voltage drop across the transformer series impedance and the filter. This becomes particularly important if the load is non-linear as non-sinusoidal currents drawn by such a load can distort the load voltage.

6. CONCLUSIONS

The DVR is generally considered as an effective device to compensate sensitive loads from externally disturbances. Voltage sag is a significant disturbance, which may lead to tripping and high cost to sensitive customers.

The simulations carried out showed that the DVR provides excellent voltage regulation capabilities. For the common PI control, the control parameters are fixed, so the PI law can only guarantee good performance in a local area since the DVR is non-linear. On the other hand, this paper demonstrates that the transient response of the FL control is better than that of PI.

References

- [1] M.G. Simoes, B.K. Bose, and R.J. Spiegel, "Design and performance evaluation of a fuzzy-logic-based variable-speed wind generation system," *IEEE Trans. Industry Appl.*, vol. 33, no. 4, pp. 956–965 1997.
- [2] S. Saetio and D.A. Torrey, "Fuzzy logic control of a space-vector PWM current regulator for three-phase power converters," *IEEE Trans. Power Electronics*, vol. 13, no. 3, pp. 419–426, 1998.
- [3] Y.Y. Tzou and S.Y. Lin, "Fuzzy-tuning current-vector control of a three-phase PWM inverter for high-performance AC drives," *IEEE Trans. Industrial Electronics*, vol. 45, no. 5, pp. 782–791, 1998.
- [4] B.N. Singh, B. Singh, and B.P. Singh, "Fuzzy control of integrated current-controlled converter-inverter-fed cage induction motor drive," *IEEE Trans. Industry Appl.*, vol. 35, no. 2, pp. 405–412, 1999.
- [5] M. Bollen, *Understanding power quality problems, voltage sags and interruption*. Piscataway, NJ: IEEE Press, USA, 1999.
- [6] G. Yalçinkaya and M. Bollen, "Stochastic assessment of voltage sags for systems with large induction motor loads," *Universities Power Engineering Conf.*, Galway, Ireland, 1994.
- [7] M. Bollen, "The influence of motor reacceleration on voltage sags," *IEEE Trans. Industry Appl.*, vol. 31, no. 3, pp. 667–674, 1995.
- [8] N.H. Woodley, L. Morgan, and A. Sundaram, "Experience with an inverter based dynamic voltage restorer," *IEEE Trans. Power Delivery*, vol. 14, no 3, pp. 1181–1186, 1999.
- [9] K. Chan, A. Kara, and D. Westermann, "Integrated gate commutated thyristor based dynamic voltage restorer," in *Proc. POWERCON*, Beijing, China, 1998, pp. 635–638.
- [10] M. Fang, A.I. Gardiner, A. MacDougall, and G.A. Mathieson, "A novel series dynamic voltage restorer for distribution systems," in *Proc. POWERCON*, Beijing, China, 1998, pp. 38–42.
- [11] L. Gyugyi, et al. "Apparatus and method for dynamic voltage restoration of utility distribution networks," U.S. Patent 5 329 222, July 12, 1994.
- [12] T. Wunderlin, P. Dahler, D. Amhof, and H. Gruning, "Power supply quality improvement with a dynamic voltage restorer," in *Proc. Int. Conf. Energy Management and Power Delivery*, 1998, vol.2, pp. 518–525.
- [13] M. Vilathgamuwa, A. A. D. R. Perera, S. S. Choi, and K. J. Tseng, "Control of energy optimized dynamic voltage restorer," in *Proc. IECON Conf.*, San Jose, CA, 1999, pp. 873–878.
- [14] M.A. Dzielnikowski and M.P. Kazmierkowski, "Self-tuned fuzzy PI current controller for PWM-VSI," in *Proc. EPE Conf.*, Seville, Spain, 1995, pp. 1308–1313.
- [15] S.S. Min, K.C. Lee, J.W. Song, and K.B. Cho, "A fuzzy current controller for field-oriented controlled induction machine by fuzzy rule," in *Proc. IEEE PESC*, Toledo, Spain, 1992, pp. 265–270.

Fuzzy Logic Control of a Space-Vector PWM Current Regulator for Three-Phase Power Converters

Suttichai Saeitoo, *Student Member, IEEE*, and David A. Torrey, *Member, IEEE*

Abstract—This paper presents a fuzzy logic implementation of space-vector pulse-width modulation (PWM) for three-phase power converters. The conventional space-vector PWM current regulator implementation is generally computationally complex. The fuzzy logic controller implementation relieves the processor of a number of computations, thereby accommodating a less expensive microprocessor. The ac-side rectifier voltages are used as fuzzy-state variables. The fuzzy logic control has two outputs: magnitude and angle of reference voltage. Both conventional space-vector PWM and the fuzzy logic controller are implemented to evaluate performance using a 16-b microcontroller (68HC16). Experimental results are provided for both controllers at the same operating point, where the power drawn by the load is about 3 kW. The fuzzy logic controller reduces the computational burden on the processor by about 30%.

Index Terms—Current regulators, fuzzy logic, space-vector PWM.

I. INTRODUCTION

CURRENT regulation has been one of the most intensively researched areas within power electronics. Pulse-width modulation (PWM) strategies based on the concept of voltage space vectors are well known in this area as seen in [1]–[4]. They are capable of producing the highest available fundamental output voltage with low harmonic distortion of the output current. Space-vector PWM current regulators are implemented in the stationary $\alpha - \beta$ complex reference frame. Despite its conceptual simplicity, space-vector PWM current regulator implementation is generally computationally complex.

Implementation of space-vector modulators are realized as regular sampled systems by a microprocessor which compute the active space-vector interval, given the magnitude and angle of the reference voltage vector, dc-bus voltage, and switching period. The maximum switching frequency of the inverter is usually limited by the microprocessor speed, and, hence, implementation of space-vector modulators is often realized by high-speed digital signal processing (DSP) to achieve the desired high-switching frequency.

The development of fuzzy logic controllers is easier to learn and requires less skilled personnel than the development of conventional controllers. Fuzzy logic controllers are represented by if-then rules and thus can provide a user-friendly and understandable knowledge representation. Since the fuzzy




Fig. 1. The power circuit of voltage-source converter.

logic controller requires less complex mathematical operations than classical controllers, its implementation does not require a computationally sophisticated microcontroller, such as a DSP.

This paper first discusses the relevant conventional space-vector current control concepts. Then, fuzzy logic control design is presented. Experimental performance of both conventional and fuzzy logic space-vector PWM are evaluated using a 16-b microcontroller from Motorola—the 68HC16. Finally, typical waveforms are given to document the operation of the converter, and experimental results are discussed.

II. SPACE-VECTOR PWM CURRENT REGULATOR

The space-vector PWM current regulator is accomplished by estimating the appropriate duty cycles for the $\alpha - \beta$ space vectors adjacent to the reference vector in such a way that the line current is driven to the reference value at the end of period of time. In the case of steady-state operation, this is equivalent to calculating a reference voltage vector that accomplishes the deadbeat control and calculating the duty cycles for the appropriate states using space-vector PWM.

Considering the voltage-source converter power circuit shown in Fig. 1, if T_s is assumed to be small in comparison with the period of the source voltage (V), then V can be assumed constant over the period T_s . Let t_n denote the time at the beginning of one T_s period. Then, the change in line current over one period (neglecting the source resistance) is

$$\Delta I = I(t_n + T_s) - I(t_n) = \frac{V(t_n) - V'(t_n)}{L} T_s \quad (1)$$

where V' is the average value of the ac-side rectifier voltage over T_s . We can then find V' as

$$V'(t_n) = V(t_n) - \frac{L}{T_s} (I(t_n + T_s) - I(t_n)) \quad (2)$$

Manuscript received November 1, 1996; revised August 29, 1997. Recommended by Associate Editor, A. Kazemian.

The authors are with the Department of Electric Power Engineering, Rensselaer Polytechnic Institute, Troy, NY 12180-3590 USA.

Publisher Item Identifier S 0885-8993(98)03353-5.




Fig. 2. The control scheme of space-vector PWM current regulator.

It has been shown in [4] and [5] that in order to control the dc-bus voltage, the input-line currents have to be regulated. In typical rectifier controllers, the dc-bus voltage error is used to synthesize a line current reference. The reference current at the end of switching period can be defined as

$$I(t_n + T_s) = kV(t_n + T_s) \quad (3)$$

where k is the proportionality factor which is based on the outer voltage control loop.

For a balanced supply, the voltage at the next sampling instant ($V(t_n + T_s)$) can be derived from V_α and V_β at the current time through rotation of the angle ωT_s . That is,

$$\begin{bmatrix} V_\alpha(t_n + T_s) \\ V_\beta(t_n + T_s) \end{bmatrix} = \begin{bmatrix} \cos \omega T_s & -\sin \omega T_s \\ \sin \omega T_s & \cos \omega T_s \end{bmatrix} \begin{bmatrix} V_\alpha(t_n) \\ V_\beta(t_n) \end{bmatrix}. \quad (4)$$

Thus, the reference voltage vector, which is the voltage vector at the ac side of the rectifier, is

$$\begin{bmatrix} V'_\alpha \\ V'_\beta \end{bmatrix} = \begin{bmatrix} V_\alpha \\ V_\beta \end{bmatrix} - \frac{Lk}{T_s} \begin{bmatrix} \cos \omega T_s & -\sin \omega T_s \\ \sin \omega T_s & \cos \omega T_s \end{bmatrix} \begin{bmatrix} V_\alpha \\ V_\beta \end{bmatrix} + \frac{L}{T_s} \begin{bmatrix} I_\alpha \\ I_\beta \end{bmatrix}. \quad (5)$$

We will use (5) as V_{ref} for calculating the duty cycles for the appropriate states. The control scheme of the space-vector PWM current regulator is shown in Fig. 2.

There are seven electrical states available for this space-vector regulator according to eight switching positions. There are six nonzero vectors and two zero vectors. The freedom of choice in zero-vector selection allows various combinations of the sequence of states. Taking advantage of this feature, Trzynadlowski and Legowski [3] introduced a novel version of a space-vector PWM called minimum-loss vector PWM (MLVPWM). The name of the technique implies minimization of losses, specifically the switching losses, in the inverter. The MLVPWM strategy differs from the classic space-vector PWM method in the employed state sequence within a switching interval, which results in reduced switching frequency ratio. We use the switching pattern of MLVPWM for this paper.




Fig. 3. The reference current at each switching period.

III. FUZZY LOGIC CURRENT REGULATOR

A. Fuzzy-State Variable

From the concepts of deadbeat control, the ac-side rectifier voltage V' is

$$V'(t_n) = V(t_n) - \frac{L}{T_s} (I(t_n + T_s) - I(t_n)). \quad (6)$$

In order to find $V'(t_n)$, we have to define the reference current at the end of switching period $I(t_n + T_s)$. The reference current does not change rapidly because the reference current is proportional to input voltage. As shown in Fig. 3, the predictive reference current can be approximated from the previous switching period reference current as

$$I(t_n + T_s) \approx I(t_n) + \frac{I(t_n) - I(t_n - T_s)}{T_s} T_s. \quad (7)$$

After rearranging, the reference current at the end of switching period is

$$I(t_n + T_s) \approx 2I(t_n) - I(t_n - T_s). \quad (8)$$

The reference current at the end of switching period is derived through multiplication of proportionality factor k by




Fig. 4. The control scheme of fuzzy logic current regulator.




Fig. 5. The structure of fuzzy logic control.

the input voltage: proportionality factor k is set by a linear controller which is trying to regulate the dc-bus voltage. Therefore, the reference current from (8) can be described as

$$I(t_n + T_s) \simeq 2kV(t_n) - kV(t_n - T_s). \quad (9)$$

Substituting $I(t_n + T_s)$ from (9) back into (6) and rearranging, the ac-side rectifier voltage is

$$V'(t_n) = \left(1 - \frac{2kL}{T_s}\right)V(t_n) + \frac{kL}{T_s}V(t_n - T_s) + \frac{L}{T_s}I(t_n). \quad (10)$$

In order to avoid the phase transformation as we did in space-vector PWM, each phase has to calculate a reference voltage as described in (10). Then, the reference voltage of each phase is used as a fuzzy logic control input. Fuzzy logic control provides the magnitude and angle of reference voltage to calculate the switching times and select the switching patterns. Thus, the control scheme of the fuzzy logic current regulator is as shown in Fig. 4. This fuzzy logic control has three inputs (V'_a, V'_b, V'_c) and two outputs (magnitude and angle of reference voltage vector). The detailed structure of the fuzzy logic controller is described in Fig. 5.

B. Fuzzification

In the fuzzification process, we include a normalization by performing a scale transformation which maps the physical




Fig. 6. Membership distributions for input of fuzzy logic control.

values of the state variable into a normalized universe of discourse (normalized domain). In this study, the normalization domain of inputs is between -6 and 6 . Fuzzification converts point-wise (crisp) data into fuzzy sets, making it compatible with the fuzzy set representation of the process state variable in the rule antecedent. The input of the fuzzy logic control is the reference voltage of each phase from (10). The scaling factor for the input voltages is

$$V_{scale} = \max\{|V'_a|, |V'_b|, |V'_c|\}. \quad (11)$$

This scale factor forces one of the inputs to be a positive or negative maximum value, thereby helping to reduce the number of rules. It also allows the fuzzy logic control to cover all operating points by using the same fuzzy rule set. Each universe of discourse of input is divided into seven fuzzy subsets: positive big (PB), positive medium (PM), positive small (PS), zero (ZE), negative small (NS), negative medium (NM), and negative big (NB). The partition of fuzzy subsets and the shapes of the membership function are shown in Fig. 6.

In Fig. 6, 50% overlap has been provided for neighboring fuzzy subsets. Therefore, at any given point of the universe of discourse, no more than two fuzzy subsets will have nonzero degrees of membership. The choice of fuzzy partitioning along with the SUP-MIN composition method (described below) results in simplification of the fuzzy control algorithm [6].

The angle and magnitude of reference voltage are the outputs of the fuzzy logic control. The universe of angle output is divided into 36 fuzzy subsets (TH1-TH36), which




Fig. 7. Membership distributions for output of fuzzy logic control.

have peak values separated by 10° . The universe of magnitude output is divided into six fuzzy subsets: M1–M6. The shape of membership functions are shown in Fig. 7.

As fuzzy controller design is based on intuition and experience instead of a system model, the rule base and shape of the membership functions are refined through simulation and testing. Discretization of a universe of discourse is frequently referred to as quantization. In effect, quantization discretizes a universe into a certain number of segments (quantization levels). The number of quantization levels should be large enough to provide an adequate approximation and yet be small to save memory storage. The choice of quantization levels has an important influence on control sensitivity. For example, if a universe is quantized for every five units of measurement instead of ten units, then the controller is twice as sensitive to the observed variables. The magnitude outputs have asymmetrical membership functions while the degree outputs have symmetrical membership functions. During steady-state operation, the magnitude output is between 0.9–1.5. During transient operation, the magnitude is below 0.9. However, the angle output can be any angle between 0° – 360° . Hence, the membership functions M1–M2 and M6 for magnitude output are used during transient state of operation while the membership functions M3–M5 are used during steady state of operation. The asymmetry is introduced to improve transient performance through reduced computations and table lookups. The angle outputs use membership functions (TH1–TH36) for transient and steady-state operation.

C. Inference Method

The composition operation is the method by which a control output can be generated. Several composition methods, such as MAX-MIN (or SUP-MIN) and MAX-DOT have been proposed in the literature. The commonly used method is SUP-MIN as shown in Fig. 8. The output membership function of each rule is given by the MIN (minimum) operator, whereas the combined fuzzy output is given by the SUP (supreme or maximum) operator [7].

The rule sets for the angle and magnitude outputs of the fuzzy logic controller are shown in Figs. 9 and 10. The scale

factor of input as described in (11) forces at least one input to be PB or NB. Hence, each rule is comprised of at least one input being either PB or NB. This leaves the empty rules in Figs. 9 and 10 since at least one input is neither PB nor NB. Thus, the total rule base for angle and magnitude has only 218 entries instead of 343 entries. For example, if $V'_a = -150.0$, then $V'_b = 75.0$ and $V'_c = 75.0$. Equation (11) gives $V_{scale} = 150.0$. Hence, V'_a is NB = 1, V'_b is PS = 0.5, PM = 0.5, V'_c is PS = 0.5, and PM = 0.5. From the rule set in Figs. 9 and 10, we have the following.

If $V'_a = NB, V'_b = PM, \text{ and } V'_c = PM$, then angle output = TH18 and magnitude output = M5.

If $V'_a = NB, V'_b = PM, \text{ and } V'_c = PS$, then angle output = TH17 and magnitude output = M5.

If $V'_a = NB, V'_b = PS, \text{ and } V'_c = PM$, then angle output = TH19 and magnitude output = M4.

If $V'_a = NB, V'_b = PS, \text{ and } V'_c = PS$, then angle output = TH18 and magnitude output = M3.

D. Defuzzification

A defuzzification strategy is aimed at producing a nonfuzzy control action that best represents the possibility distribution of an inferred fuzzy control action. Unfortunately, there is no systematic procedure for choosing a defuzzification strategy. The commonly used strategies may be described as the max criterion, the mean of maximum (MOM), the center of area (COA), and height method (HM) [9]. The selection of the defuzzifier is a tradeoff between storage requirement (MOM lends itself to easy compilation), performance (COA typically exhibits the smoothest performance), and computation time (HM is faster to compute than COA) [10]. Braae and Rutherford [11] presented a detailed analysis of various defuzzification strategies and concluded that the COA strategy yields superior results. However, in this study, minimizing the computation time is essential. Therefore, the HM is the only strategy considered here.

The HM is both simple and fast. Height defuzzification is a method using individual clipped or scaled control outputs. This method takes the peak value of each output membership and builds the weighted (with respect to the height of that




Fig. 8. Fuzzy composition method by SUP-MIN principle.

membership) sum of these peak values. Thus, the shape of output membership distribution does not play a role in the computation of output (u^*) [12]. Therefore, the HM in a system of m rules is formally given by

$$u^* = \frac{\sum_{i=1}^m c_i \cdot f_i}{\sum_{i=1}^m f_i} \quad (12)$$

where c_i is the peak value of each output distribution that matches the rule i and f_i is the height of rule i .

For example, suppose only two rules are fired, then the control output is calculated as shown in Fig. 8. Output denormalization maps the normalized value of the control output variables into their respective physical domains. The scaling factors which describe the particular input normalization and output denormalization play a role similar to that of the gain coefficient in a conventional controller.

E. Experimental Results

This section discusses the operation of the system shown in Fig. 11. The system was built and experimentally evaluated to learn more about the operation of the space-vector PWM and fuzzy logic control in current regulation. The system components of Fig. 11 which are used in the experimental implementation are described in Table I.

For comparison purposes, the designed space-vector PWM and fuzzy logic controllers have been implemented to evaluate performance using the same 16-b microcontroller from Motorola—the 68HC16. The microcontroller has full-featured control and data acquisition capability and a C-based development system. In this experiment, the sampling rate is 2 kHz with 4.0-kHz switching frequency. This sampling

TABLE I
THE COMPONENTS USED IN IMPLEMENTING THE SYSTEM SHOWN IN FIG. 11

Controllable switch (IGBT)	CM100DY-24H
Line inductor (L_p)	3 mH
Filter inductor (L_f)	2 mH
Filter capacitor (C_f)	2.5 μ F
DC bus capacitor (C_{dc})	3600 μ F
Source voltage (V_{in})	70.7 V _{rms}
Resistor Load	35 Ω

rate is dictated by maximum sampling rate by conventional space-vector PWM. The maximum sampling rate of fuzzy logic controller is 2.4 kHz using this 16-b microcontroller. The resolution of all analog-to-digital (A/D) converters is 10 b. The microcontroller takes 85- μ s computation time to sample all input data through A/D converters. It is difficult to separate the computational times of different sections of the control algorithm (fuzzification, inference, and defuzzification) because we implemented the fuzzy rule base in the lookup table fashion. A lookup table based on discrete universes, which defines the output of a controller for all possible combinations of the input signals, can be implemented by off-line processing in order to shorten the running time of the controller. This is done, however, at the expense of storage requirements. The computations are done in fixed-point precision. From the experiment, the execution time of fuzzy logic controller is faster than the space-vector regulator




Fig. 9. The rule set for angle output (degree) of fuzzy logic control.

by about 30%. However, the size of program of the fuzzy logic controller is 40% larger than space-vector regulator. The increase in size can be attributed to the use of lookup tables and simple IF-THEN-ELSE rules.

Figs. 12 and 13 document the performance of the system with the space-vector PWM current regulator and the fuzzy logic current regulator, respectively, for the same operating point. For these figures, the source voltage is 70.7 V_{rms} (line-neutral), dc-bus voltage is 300 V, and power drawn by the load is about 3 kW. These figures confirm that the source current is of the same shape as the source voltage and in phase with it for both controllers. The total harmonic distortion (THD) of source current of the space-vector current regulator is 4.84%, while the THD of source current of fuzzy logic current regulator is 3.37%. Space-vector modulators, however, typically give poor performance when distorted currents are the objective, as in

an active power filter. The dc-bus regulation performance of controller is tested by a sudden switch off the load (3 kW) to no load. The recovery time of dc-bus voltage is about 300 ms, and the deviation from the reference (300 V) is within 10 V (3.33%). Note that the dynamic behavior of current control, specifically, dc-bus overshoot, also depends on the outer voltage control loop. The dc-bus voltage error is used to synthesize the line current reference.

From the experiment, the performance of the fuzzy logic current regulator is seen to be essentially the same as the space vector PWM current regulator. However, the computational complexity of these techniques is quite different. The space-vector PWM current regulator is computationally intensive while the fuzzy logic control uses lookup tables which summarize the rule-base. Hence, the execution time of fuzzy logic controller is faster than space vector controller.

			$V_b = NB$						
V_c	NB	NM	NS	ZE	PS	PM	PB		
NB	NM	NM	NM	NZ	NZ	NZ	NZ		
NM	NM	NM	NZ	NZ	NZ	NZ	NZ		
NS	NM	NM	NZ	NZ	NZ	NZ	NZ		
ZE	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PS	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PM	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PB	NZ	NZ	NZ	NZ	NZ	NZ	NZ		

$V_c = NB$

			$V_b = PB$						
V_c	NB	NM	NS	ZE	PS	PM	PB		
NB	NS	NS	NS	NS	NS	NS	NS		
NM	NS	NS	NS	NS	NS	NS	NS		
NS	NS	NS	NS	NS	NS	NS	NS		
ZE	NS	NS	NS	NS	NS	NS	NS		
PS	NS	NS	NS	NS	NS	NS	NS		
PM	NS	NS	NS	NS	NS	NS	NS		
PB	NS	NS	NS	NS	NS	NS	NS		

$V_c = PB$

$V_c = NM$

			$V_b = NM$						
V_c	NB	NM	NS	ZE	PS	PM	PB		
NB	NM	NM	NM	NZ	NZ	NZ	NZ		
NM	NM	NM	NZ	NZ	NZ	NZ	NZ		
NS	NM	NM	NZ	NZ	NZ	NZ	NZ		
ZE	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PS	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PM	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PB	NZ	NZ	NZ	NZ	NZ	NZ	NZ		

$V_c = NS$

$V_c = PM$

			$V_b = PS$						
V_c	NB	NM	NS	ZE	PS	PM	PB		
NB	NS	NS	NS	NS	NS	NS	NS		
NM	NS	NS	NS	NS	NS	NS	NS		
NS	NS	NS	NS	NS	NS	NS	NS		
ZE	NS	NS	NS	NS	NS	NS	NS		
PS	NS	NS	NS	NS	NS	NS	NS		
PM	NS	NS	NS	NS	NS	NS	NS		
PB	NS	NS	NS	NS	NS	NS	NS		

$V_c = PS$

			$V_b = ZE$						
V_c	NB	NM	NS	ZE	PS	PM	PB		
NB	NM	NM	NM	NZ	NZ	NZ	NZ		
NM	NM	NM	NZ	NZ	NZ	NZ	NZ		
NS	NM	NM	NZ	NZ	NZ	NZ	NZ		
ZE	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PS	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PM	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PB	NZ	NZ	NZ	NZ	NZ	NZ	NZ		

$V_c = ZE$

			$V_b = PS$						
V_c	NB	NM	NS	ZE	PS	PM	PB		
NB	NS	NS	NS	NS	NS	NS	NS		
NM	NS	NS	NS	NS	NS	NS	NS		
NS	NS	NS	NS	NS	NS	NS	NS		
ZE	NS	NS	NS	NS	NS	NS	NS		
PS	NS	NS	NS	NS	NS	NS	NS		
PM	NS	NS	NS	NS	NS	NS	NS		
PB	NS	NS	NS	NS	NS	NS	NS		

			$V_b = ZE$						
V_c	NB	NM	NS	ZE	PS	PM	PB		
NB	NM	NM	NM	NZ	NZ	NZ	NZ		
NM	NM	NM	NZ	NZ	NZ	NZ	NZ		
NS	NM	NM	NZ	NZ	NZ	NZ	NZ		
ZE	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PS	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PM	NZ	NZ	NZ	NZ	NZ	NZ	NZ		
PB	NZ	NZ	NZ	NZ	NZ	NZ	NZ		

Fig. 10. The rule set for magnitude component of fuzzy logic control.




Fig. 11. A voltage-source converter considered in this paper.




Fig. 12. Source voltage and source current for the system of Fig. 11 using the space-vector current regulator.




Fig. 13. Source voltage and source current for the system of Fig. 11 using the fuzzy logic current regulator.

IV. CONCLUSION

This paper has presented the fuzzy logic control of a space-vector PWM current regulator for three-phase power converters. The design of both conventional space-vector PWM and fuzzy logic control have been implemented on a 16-b microcontroller (68HC16). An experimental evaluation indicates that both controllers give the same performance. However, since the fuzzy logic control requires less complex mathematical operations than the conventional one, it does not require a computationally sophisticated microcontroller.

REFERENCES

- [1] J. Holtz, P. Lammert, and W. Lotzkat, "High-speed drive system with ultrasonic MOSFET PWM inverter and single-chip microprocessor control," *IEEE Trans. Ind. Applicat.*, vol. 23, no. 6, pp. 1010-1015, 1987.
- [2] H. W. Van Der Broeck, H. C. Skudelny, and G. V. Stanke, "Analysis and realization of a pulse-width modulator based on voltage space vectors," *IEEE Trans. Ind. Applicat.*, vol. 24, no. 1, pp. 142-150, 1988.
- [3] A. M. Trzynadlowski and S. Legowski, "Minimum-loss vector PWM strategy for three-phase inverters," *IEEE Trans. Power Electron.*, vol. 9, no. 1, pp. 26-34, 1994.
- [4] T. G. Habetler, "A space vector-base rectifier regulator for ac/dc/ac converters," *IEEE Trans. Power Electron.*, vol. 8, no. 1, pp. 30-36, 1993.
- [5] R. Mahadevan, "Problems in analysis, control, and design of switching inverters and rectifiers," Ph.D. dissertation, Calif. Instit. Technol., Pasadena, CA, 1986.
- [6] G. C. D. Sousa and B. K. Bose, "A fuzzy set theory based control of a phase-controlled converter dc machine drive," in *IEEE Industry Applications Soc. Annu. Meet. Conf. Rec.*, 1991, pp. 854-861.
- [7] B. K. Bose, "Expert system, fuzzy logic, and neural network applications in power electronics and motion control," *Proc. IEEE*, vol. 82, no. 8, pp. 1303-1325, 1994.
- [8] C. C. Lee, "Fuzzy logic in control systems: Fuzzy logic control—Part 1," *IEEE Trans. Syst., Man, Cybern.*, vol. 20, no. 2, pp. 404-418, Mar./Apr. 1990.
- [9] ———, "Fuzzy logic in control systems: Fuzzy logic control—Part 2," *IEEE Trans. Syst., Man, Cybern.*, vol. 20, no. 2, pp. 419-435, 1990.
- [10] M. Mizumoto, "Improvements methods of fuzzy controls," in *Proc. 3rd Int. Fuzzy Systems Association*, 1989, pp. 60-62.
- [11] M. Braae and D. A. Rutherford, "Fuzzy relations in a control setting," *Kybernetes*, vol. 7, no. 3, pp. 185-188, 1978.
- [12] D. Drinkov, H. Hellendoorn, and M. Reinfrank, *An Introduction to Fuzzy Logic Control*. New York: Springer-Verlag, 1993.



Suttichai Saetee (S'91) received the B.Eng. degree in electrical engineering from Chiang Mai University, Thailand, and the M.S. and Ph.D. degrees in electric power engineering from Rensselaer Polytechnic Institute, Troy, NY.

He recently joined the engineering faculty at Chiang Mai University. His research interests include active power filters, high-quality utility interfaces, and the control of power electronic systems.



David A. Torrey (S'82-M'88) received the B.S. degree in electrical engineering from Worcester Polytechnic Institute, Worcester, MA, and the S.M., E.E., and Ph.D. degrees in electrical engineering from the Massachusetts Institute of Technology, Cambridge.

He is an Associate Professor in the Departments of Electric Power Engineering and Electrical, Communications and Systems Engineering, Rensselaer Polytechnic Institute, where he is the holder of the Niagara Mohawk Power Electronics Research Chair. His research activities are in switched reluctance motor drives and high-quality utility interfaces.

Dr. Torrey is serving as the General Chair of APEC'98 as an At-Large Member of the Administrative Committee for the IEEE Power Electronics Society. He has been involved in IEEE activities which support power electronics and has served as an Associate Editor for the *IEEE TRANSACTIONS ON POWER ELECTRONICS*. He is a registered Professional Engineer in the State of New York and a Member of Sigma Xi, Tau Beta Pi, and Eta Kappa Nu.

...the ... of ...
...the ... of ...
...the ... of ...

...the ... of ...
...the ... of ...
...the ... of ...

...the ... of ...
...the ... of ...
...the ... of ...

...the ... of ...
...the ... of ...
...the ... of ...



...the ... of ...
...the ... of ...
...the ... of ...



...the ... of ...
...the ... of ...
...the ... of ...

