

**INSTITUT TEKNOLOGI NASIONAL MALANG  
FAKULTAS TEKNOLOGI INDUSTRI  
JURUSAN TEKNIK ELEKTRO S-1  
KONSENTRASI TEKNIK ELEKTRONIKA**



**SKRIPSI**

**PERANCANGAN DAN PEMBUATAN ALAT PENGENDALI KEMUDI  
ARAH PADA EKOR PESAWAT TERBANG DENGAN  
MENGGUNAKAN MIKROKONTROLLER AT89S51**

**Disusun Oleh :**

**SILVESTER YOSEPH K TADUBUN  
NIM: 98 17 059**

**MARET 2005**

## LEMBAR PERSETUJUAN



### PERANCANGAN DAN PEMBUATAN ALAT PENGENDALI KEMUDI ARAH PADA EKOR PESAWAT TERBANG DENGAN MENGGUNAKAN MIKROKONTROLLER AT89S51

#### SKRIPSI

*Disusun Untuk Melengkapi Dan Memenuhi Syarat  
Guna Mencapai Gelar Sarjana Teknik*

Disusun Oleh:  
**SILVESTER YOSEPH KAROLUS TADUBUN**  
NIM : 98.17.059

VERMIKK  
PERPUSTAKAAN  
ITN MALANG

Diperiksa dan Disetujui

Dosen Pembimbing I

Ir. Usman Djuanda, MM  
NIP.P. 1018700143

Dosen Pembimbing II

M. Ibrahim Ashari, ST  
NIP.P. 1030100358



Ir. F. Yudi Limpraptono, MT  
NIP.P. 1039500274

KONSENTRASI TEKNIK ELEKTRONIKA  
JURUSAN TEKNIK ELEKTRO S-1  
FAKULTAS TEKNOLOGI INDUSTRI  
INSTITUT TEKNOLOGI NASIONAL MALANG



INSTITUT TEKNOLOGI NASIONAL MALANG  
FAKULTAS TEKNOLOGI INDUSTRI  
JURUSAN TEKNIK ELEKTRO S-1  
KONSENTRASI T. ELEKTRONIKA

---

BERITA ACARA UJIAN SKRIPSI  
FAKULTAS TEKNOLOGI INDUSTRI

Nama Mahasiswa : Silvester Yoseph Karolus Tadubun  
N I M : 98.17.059  
Jurusan : Teknik Elektro S-1  
Konsentrasi : Teknik Elektronika  
Judul Skripsi : Perancangan Dan Pembuatan Alat Pengendali kemudi  
Arah Pada Ekor Pesawat Terbang Dengan  
Menggunakan Mikrokontroller AT89S51.

Dipertahankan Dihadapan Tim Penguji Skripsi Jenjang Strata Satu (S-1) Pada :

Hari : Selasa  
Tanggal : 29 Maret 2005  
Dengan Nilai : 81 (A)



Panitia Ujian Skripsi


(Ir. Mochtar Asroni, MSME)  
Ketua

(Ir. F. Yudi Limpraptono, MT)  
Sekretaris

Anggota Penguji

(Ir. Sidik Noerjahjono, MT)  
Penguji I

(Joseph Dedy Irawan, ST, MT)  
Penguji II



"... nam sebut dalam nama Bapa.., Putera.., dan Roh Kudus.. serta  
Keluarga kudus".

Ya Allahku.., Ya TuhanKu.., Ya Yesus Putra Bapa.. Tuntunlah HambaMu  
yang Hina dengan FirmanMu ini :

"Bukan Kamu yang memilih Aku, tetapi Aku yang memilih Kamu.  
Yoh 15:16."

"Marilah kepadaKu, semua yang lelah sesu dan berbeban berat, Aku akan  
Memberi Kelegahan MepadaMu. Mat 11:28."

"Sekalipun Aku Berjalan dalam lembah kekelaman, Aku tidak takut bahaya  
sebab Engkau besertaKu. Mem 23:4"

## Gelar

Nahanda dan Ibunda, Via. T dan Vika. T, Kakakku berdua Hence. T dan Bill. T Sekeluarga, adikku berdua Peter. T dan Yully. T yang tersayang, terimakasih atas capkan atas semua kasih sayang, doa, perhatian, dan nasehat serta pengorbadan dukungan moril maupun spiritual yang tak henti-hentinya tercurahkan kepada Ku. Begitu besar jasa yang engkau berikan sehingga tak mungkin tuk bisa sepenuh membalasnya.

Ucapkan Terimakasih Kuk kepada  
Ucapkan Terimakasih Kuk kepada

Bapa Nus. T Sekeluarga, Bapa Yos. T Sekeluarga, dan Keluarga Besar Tatubun dan Rumere di Merauke-Kepi, Biak. Terimakasih atas nasehat, pengorbanan, dukungan moril maupun spiritual yang begitu besar kepadaku sehingga dapat menyelesaikan gelar ini

Bapak Jhon G. Gebe selaku Bupati Merauke, Bapak Jhon Rumius selaku Bupati Mappi dan Delsos Keuskupan Merauke serta Yasamto Merauke yang sudah memberikan dukungan moril kepadaku

Buat Keluarga Bapak Paimo (Bapak, Ibu, Mas, Gahar Sekeluarga, Sapul dan Porwati, Liva, Kiptia dan Ilah) Di Blubokh Makasih atas semua pengorbanan dan dukungan yang begitu besar.

Buat Persister Malang (Kees, Fajar, Kris, Tian, Philip, Frein, Julian, Hendrik, Mario, Steven, Nando, Petrus, Paskal, Roy, Jhon, iwan, Jefri, Findi) terimakasih atas kepercayaan kepadaku yang melatih dan capten tim, teruskanlah persatuan dan kekompakan dalam tim serta lebih giat latihan agar bisa jadi yang terbaik.

Bo my Valentine

Buat *Sporter Persimer* (*Pa Willy, Pa Romanus, Mas Robert dan Wiwik, Enjel, Gres, Yuni, Eti, Mila, Emet, Titin*) terimakasih atas Suara tiga dan konsumsinya serta kesetiaan yang selalu bersama Persimer.

Buat *Hendrik dan Diks Ipar*, terimakasih atas jasanya mauh menyumbang motor yang sudah menemaniku selama mengerjakan skripsi sampai selesai.

Buat *PS. Black Star (PUCEN) Malang* (*Mario, Tulus, Rizky, Zain, Jansen, Tobi, Bakri, Simon, Boni, Bule, Harry, Yosis, Sam, Yudi, Raja, Rizki, Andi, Samsul, Maks, Ogen, Bani, Gafur, Deni dan Official Nelson, K'Leni, Jefri, Willy, Om'Dolfin*). Terimakasih atas kepercayaan mengurus dan menjadi capten tim dalam liga kelintir Desember 2004.

Buat *Are Kost Darma 3b* (*Dedi, Ali dan Ani, Niche, Jewel, Kury, Pedro, Daut, Rahman, Hengky, Achon, Alfret, Bari dan Ika, Monair, Koni, Oki, Edipapa*) yang selalu enjoi. Ku ucapan moturson atas semuanya kekompakannya. Dedi selalu menjaga persahabatan walau nanjeuh.

Buat *Elciro '89 (Elka 1,2)*, Makasih atas kekompakan dan dukungan selama ini dalam memperjuangkan sarjana S-1 dengan perasaan berat kis selalu tetap.

= Tiada kaum yang dapat kibarkan. Selain dari kepadamu.

= Tiada rasa tercurahkan. Selain sayang dan mudik.

= Tiada yang dapat kibas hanyalah doa.

Kau yang kucintia dan cintayang  
Kau kujadikan kekuatan dalam perjalanan hidupku

# Cedranasih

S.Y. Charlie's Yadubun

## **ABSTRAKSI**

### **PERANCANGAN DAN PEMBUATAN ALAT PENGENDALI KEMUDI ARAH PADA EKOR PESAWAT TERBANG DENGAN MENGGUNAKAN MIKROKONTROLLER AT98S51**

(Silvester Yoseph K. Tadubun, Jurusan Teknik Elektro S-1/Elektronika)

(Dosen Pembimbing I : Ir. Usman Djuanda, MM)

(Dosen Pembimbing II : M. Ibrahim Ashari, ST)

Pada zaman sekarang manusia selalu menuntut kemudahan-kemudahan dalam bekerja dengan tanpa meninggalkan hasil yang maksimal, oleh sebab itu perlu dibuat alat yang sederhana dan memberi pilihan yang dapat membantu dan mempermudah kerja manusia misalkan saja alat kontrol kemudi arah pada pesawat terbang, kontrol kemudi arah difungsikan untuk pembelokan arah dan mendeteksi sudut pembelokan.

System ini menggunakan Mikrokontroller AT89S51 sebagai basisnya. Alat yang dibuat meliputi perencanaan perangkat keras dan perangkat lunak. Perencanaan perangkat keras meliputi : rangkaian sensor potensiometer, rangkaian ADC rangkaian diver motor DC, rangkaian keypad dan minimum system mikrokontroller AT89S51. Perencanaan perangkat lunak meliputi : *flowchart* cara kerja system dan shofware. Pada dasarnya prinsip kerjanya pengendali (kontrol) pada kemudi arah dimulai dari instruksi perintah, pengambilan data dari pergerakan Motor DC dan Sensor potensiometer untuk diolah dan seterusnya ditampilkan untuk L C D. Dimana ketika instruksi pembelokan arah diberikan maka driver motor DC akan berputar sehingga menggerakan kemudi arah dan potensiometer, perubahan-perubahan nilai resistansi inilah oleh tranduser akan diubah menjadi besaran listrik analog yang kemudian dari besaran analog oleh enter ADC diubah menjadi pulsa digital yang kemudian diumpulkan ke MCU AT89S51, dari MCU ini data yang berupa pulsa diolah dan ditampilkan kedalam LCD.

## **KATA PENGANTAR**

Puji syukur kehadirat Tuhan Yang Maha Esa yang telah memberikan Rahmat kepada kita semua dan khususnya penulis sehingga dapat menyelesaikan laporan Skripsi ini dengan judul :

**PERANCANGAN DAN PEMBUATAN ALAT PENGENDALI KEMUDI  
ARAH PADA EKOR PESAWAT TERBANG DENGAN MENGGUNAKAN  
MIKROKONTROLLER AT98S51**

Pembuatan skripsi ini guna memenuhi syarat akhir kelulusan pendidikan jenjang strata-1 di Program Studi Elektronika Jurusan Teknik Elektro Institut Teknologi Nasional Malang.

Dengan segala kerendahan hati atas keberhasilan penyelesaian laporan Skripsi ini, Penyusun mengucapkan terima kasih kepada :

1. Kedua Orang Tua-ku dan Kakak-ku serta adik-ku atas segala doa dan dukungannya.
2. Bapak Dr. Ir. Abraham Lomi, MSFE, selaku Rektor Institut Teknologi Nasional Malang
3. Bapak Ir. Mochtar Asroni, MSME, selaku Dekan Fakultas Teknologi Industri Institut Teknologi Malang.
4. Bapak Ir. F. Yudi Limpraptono, MT, selaku Ketua Jurusan Teknik Elektro Institut Teknologi Malang.

5. Ibu Ir. Mimien Mustikawati, selaku Sekretaris Jurusan Teknik Elektro Institut Teknologi Malang.
6. Bapak Ir. Usman Djuanda, MM, selaku Dosen Pembimbing I yang telah memberikan bimbingan, saran dan pemikiran dalam menyelesaikan laporan skripsi ini.
7. Bapak M. Ibrahim Ashari, ST, selaku Dosen Pembimbing II yang telah memberikan bimbingan, saran dan pemikiran dalam menyelesaikan laporan skripsi ini.
8. Bapak Ir. Sidik Noerjahjono, MT, selaku Dosen Pengujii ujian Skripsi yang memberikan kritik dan saran.
9. Bapak Joseph Dedy Irawan, ST, MT, selaku Dosen Pengujii ujian Skripsi yang memberikan kritik dan saran.

Penulis menyadari bahwa laporan ini masih banyak yang perlu disempurnakan. Oleh sebab itu kritik dan saran yang bersifat membangun sangat diharapkan dari pembaca khususnya mahasiswa Teknik Jurusan Elektro ITN Malang, agar di masa datang akan lebih baik lagi.

Harapan dari penulis semoga skripsi ini dapat bermanfaat.

Malang, Maret 2005

Penulis

## DAFTAR ISI

	Halaman
<b>HALAMAN JUDUL</b>	i
<b>LEMBAR PERSETUJUAN</b>	ii
<b>ABSTRAK</b>	iv
<b>KATA PENGANTAR</b>	v
<b>DAFTAR ISI</b>	vii
<b>DAFTAR GAMBAR</b>	xii
<b>DAFTAR TABEL</b>	xv
<b>BAB I. PENDAHULUAN</b>	1
1.1. Latar Belakang	1
1.2. Rumusan Masalah	2
1.3. Tujuan	2
1.4. Batasan Masalah	3
1.5. Metodologi	4
1.6. Sistematika Pembahasan	4

<b>BAB II. LANDASAN TEORI .....</b>	<b>6</b>
2.1. Pesawat Terbang .....	6
2.1.1. Kemudi Arah .....	7
2.1.2. Sistem Kontrol Kemudi Arah ( <i>Rudder</i> ) .....	8
2.2. Keypad 4 x 4 .....	9
2.3. Transistor .....	10
2.3.1. Tiga Daerah Transistor .....	12
2.3.2. Pembiasan Transistor Bipolar .....	12
2.3.2. Transistor Sebagai Saklar .....	16
2.4. Relay .....	18
2.5. Motor DC .....	22
2.5.1. Prinsip Kerja Motor DC .....	22
2.5.2. Pengendali Arah Putar Motor DC .....	25
2.6. Sensor .....	26
2.6.1. Sensor Sudut .....	27
2.7. <i>Analog to Digital Converter</i> (ADC) .....	28
2.8. Mikrokontroller AT89S51 .....	32
2.8.1. Pendahuluan .....	32
2.8.2. Perangkat Keras Mikrokontroller .....	33
2.8.3. Konfigurasi Pena-Pena Mikrokontroller AT89S51 .....	34
2.8.4. Organisasi Memory .....	40

2.8.4.1. Pemisahan Memory Program dan Data .....	40
2.8.4.2. Memory Program .....	41
2.8.4.3. Memory Data .....	42
2.8.5. Pewaktu .....	45
2.8.6. Sistem Interupsi .....	46
2.8.7. SFR ( <i>Special Function Register</i> ) .....	48
2.8.8. Time / Counter .....	51
2.8.9. Port Serial .....	53
2.8.10. Program Status Word .....	53
2.8.11. Power Control Word .....	55
2.8.12. Metode Pengalamatan .....	56
2.9. <i>Liquid Crystal Display (LCD)</i> .....	58
2.9.1. Beberapa Bagian-bagian Pendukung Modul M1632 Dalam Pengoperasian .....	59
2.9.2. Pena-Pena LCD M1632 .....	60
2.9.3. Struktur Memory LCD M1632 .....	61
2.9.4. Register-Register LCD M1632 .....	62
2.9.5. Perintah-Perintah LCD M1632 .....	64
<b>BAB III. PERENCANAAN ALAT .....</b>	<b>68</b>
3.1. Pendahuluan .....	68

3.2. Alat dan Bahan .....	68
3.3. Perancangan Diagram Blok .....	69
3.4. Prinsip Kerja Rangkaian .....	70
3.5. Rangkaian Keypad 4 x 4 .....	71
3.6. Rangkaian <i>Driver Motor DC</i> .....	73
3.7. Rangkaian Sensor Sudut .....	74
3.8. Rangkaian ADC ( <i>Analog to Digital Converter</i> ) .....	76
3.9. Perencanaan Minimum Sistem AT89S51 .....	79
3.9.1. Rangkaian Clock Minimum System .....	81
3.9.2. Rangkaian Reset .....	83
3.10. <i>Liquid Crystal Display (LCD)</i> .....	84
3.11. Perencanaan Konstruksi Kemudi Arah Pada Pesawat Terbang ....	86
3.12. Perancangan Perangkat Lunak .....	87
<b>BAB IV. PENGUJIAN DAN ANALISA ALAT .....</b>	<b>91</b>
4.1. Pendahuluan .....	91
4.2. Pengujian Perangkat Keras .....	91
4.2.1. Pengujian Rangkaian Sensor Sudut .....	92
4.2.2. Pengujian Rangkaian ADC 0804 .....	98
4.2.3. Pengujian Rangkaian <i>Driver Motor DC</i> .....	101

4.2.4. Pengujian Rangkaian Keypad 4 x 4 .....	102
4.2.5. Pengujian Rangkaian Alat Keseluruhan .....	104
4.3. Pengujian Perangkat Lunak .....	105
4.3.1. Pengujian Program Assembly .....	102
<b>BAB V. PENUTUP .....</b>	<b>106</b>
5.1. Kesimpulan .....	107
5.2. Saran .....	104

**DAFTAR PUSTAKA**

**LAMPIRAN**

## DAFTAR GAMBAR

Gambar	Halaman
2.1. Pesawat Terbang CASA–212 .....	7
2.2. Kemudi Arah (Rudder) .....	8
2.3. Konfigurasi Tombol Keypad .....	10
2.4. Simbol Transistor Bipolar .....	11
2.5. Garis Beban Transistor .....	11
2.6. Rangkaian Bias Forword – Forword .....	13
2.7. Rangkaian Bias Referse – Referse .....	13
2.8. Rangkaian Bias Forword – Referse .....	14
2.9. Transistor Dalam Keadaan Saturasi .....	17
2.10. Transistor Dalam Keadaan Cut Off .....	18
2.11. Cara Kerja Relay .....	19
2.12. Jenis Relay SPST .....	20
2.13. Jenis Relay SPDT .....	20
2.14. Jenis Relay DPST .....	21
2.15. Jenis Relay DPDT .....	21
2.16. Kaidah Tangan Kanan .....	23
2.17. Cara Kerja Motor DC .....	24
2.18. Sebuah Motor DC .....	25

Gambar	Halaman
2.19. Pengendali Arah Putar Motor DC .....	26
2.20. Konfigurasi Pena-Pena ADC 0804 .....	29
2.21. Blok Diagram Mikrokontroller .....	34
2.22. Konfigurasi Pena-Pena AT89S51 .....	36
2.23. Alamat RAM .....	40
2.24. Struktur Memory .....	41
2.25. Memory Program .....	41
2.26. Organisasi RAM Internal .....	44
2.27. Menggunakan Oscilator Internal .....	45
2.28. Menggunakan Sumber Clock Eksternal .....	46
2.29. Modul M1632 .....	59
2.30. Susunan Data Status HD 44780 .....	64
2.31. Hubungan antar Mikrokontroller Dengan LCD M1632 .....	67
3.1. Blok Diagram Rangkaian .....	70
3.2. Rangkaian Keypad 4 x 4 .....	72
3.3. Rangkaian <i>Driver</i> Motor DC .....	73
3.4. Rangkaian Sensor Sudut .....	75
3.5. Rangkaian ADC ( <i>Analog to Digital Converter</i> ) 0804 .....	79
3.6. Perencanaan Rangkaian Mikrokontroller AT89S51 .....	81
3.7. Rangkaian Clock .....	82



INSTITUT TEKNOLOGI NASIONAL MALANG

## **BAB I**

### **PENDAHULUAN**

#### **1.1. Latar Belakang**

Perkembangan teknologi dibidang elektronika telah membawa perubahan dan kemajuan yang begitu cepat dan canggih. Hal ini dibuktikan dengan adanya penemuan-penemuan baru disegala bidang teknologi. Pesatnya perkembangan teknologi ini menghasilkan berbagai penemuan dan terobosan dibidang mikroprosesor dan mikrokontroller yang semakin banyak membantu manusia..

Pada zaman sekarang manusia selalu menuntut kemudahan-kemudahan dalam bekerja dengan tanpa meninggalkan hasil yang maksimal, oleh sebab itu perlu dibuat alat yang sederhana dan memberi pilihan yang dapat membantu dan mempermudah kerja manusia misalkan saja alat kontrol dari kemudi arah (rudder) pada pesawat terbang, alat kontrol dari kemudi arah difungsikan untuk pentrolan pembelokan secara program dan dapat mengetahui atau melihat arah sudut secara horizontal yakni arah sudut kanan dan arah sudut kiri, atau untuk mengetahui arah horizontal bidang dari pesawat terbang. Didalam dunia penerbangan sehari-hari alat kontrol dari kemudi arah pada pesawat terbang biasa hanya mampu mengukur arah sudut horizontal kanan dan sudut horizontal kiri secara manual,

Adapun kontroller yang digunakan sebagai pengolah otomatisasi adalah Mikrokontroller, karena mikrokontroller dapat dengan mudah

digunakan untuk memperoleh data dan efisiensi peralatan dibidang menggunakan PC (Personal Computer).

### **1.2. Rumusan Masalah**

Dari kenyataan tersebut maka dicari pemecahan masalah agar bagaimana kita mampu mengontrol dan mengetahui arah sudut bidang secara horizontal yang akurat dan mudah dalam membacanya, maka timbulah suatu ide dan pemikiran sehingga dibuatlah pemecahan masalah tersebut, yaitu pembuatan suatu alat dimana alat tersebut mampu untuk mengontrol dan membaca serta mengetahui arah sudut bidang horizontal yang akurat dan mudah dalam pengontrolan.

Bagaimana memanfaatkan mikrokontroller sebagai suatu alat untuk mengatur kendali pada kemudi arah dan mendekksi sudut pembelokan dari pesawat terbang.

Karena alasan tersebut dalam Tugas Akhir ini dipilih judul :

## **PERANCANGAN DAN PEMBUATAN ALAT PENGENDALI KEMUDI ARAH PADA EKOR PESAWAT TERBANG DENGAN MENGGUNAKAN MIKROKONTROLLER AT89SS1**

### **1.3. Tujuan**

Tujuan dari penyusunan Tugas Akhir ini adalah, Untuk merencanakan dan membuat alat yang dapat mengontrol dan mengetahui sudut dalam derajat dari kemudi arah pesawat terbang dengan tampilan LCD

berbasiskan Mikrokontroller AT89S51, dan mempermudah dalam pengoperasian system pada pesawat terbang.

#### 1.4. Batasan Masalah

Dalam perencanaan dan pembuatan alat kontrol kemudi arah ini perlu diberikan suatu ruang lingkup pembahasan.

Ruang lingkup pembahasan penulisan Tugas Akhir ini dibahas masalah-masalah sebagai berikut :

1. Sensor yang dipergunakan adalah potensiometer.
2. Tidak digunakan untuk mengukur sudut yang melebihi dari kemampuan alat ukur yakni 50 derajat ( ring ukur sudut dari  $-25^{\circ}$  sampai  $+25^{\circ}$  )
3. Membuat program dengan bahasa assembly MCS 51 untuk mengolah data input dan menghasilkan data output yang disimpan kedalam IC Mikrokontroler AT89S51 yang digunakan untuk memberikan masukan ke LCD
4. Tidak membahas power supply, karena dianggap sudah stabil dimana kita tinggal menyesuaikan tegangannya.
5. Tidak membahas pengaruh kecepatan pesawat, grafitasi bumi dan pengaruh angin terhadap pesawat terbang
6. Pembatasan Pembahasan pesawat terbang hanya khusus pada pengendali (kontrol) dari kemudi arah.

## **1.5. Metodologi**

Guna merealisasikan Tugas Akhir ini, penulis menggunakan beberapa metode, yaitu :

- 1. Library Research**

Yaitu memperoleh data dengan cara membaca dan mempelajari buku literature yang ada hubungannya dengan penyusunan Tugas Akhir ini.

- 2. Field Research**

Yaitu memperoleh data dengan jalan membuat analisa secara aktual dan dengan menarik kesimpulan serta pengujian data yang ada.

- 3. Pengolahan Data**

Yaitu mengolah data dengan jalan membuat analisa secara aktual dan dengan menarik kesimpulan serta pengujian data yang ada.

## **1.6. Sistematika Pembahasan**

Tugas akhir ini disusun berdasarkan beberapa teori penunjang serta bagian-bagian dari perencanaan piranti system yang dibagi menjadi 5 ( lima ) bab dan beberapa sub bab. Inti pembahasan penulisan dapat diuraikan sebagai berikut :

### **BAB I : PENDAHULUAN**

Merupakan pendahuluan yang berisikan tentang latar belakang, rumusan masalah, tujuan, batasan masalah dan metodologi penulisan serta sistematika pembahasan.

## BAB II : LANDASAN TEORI

Membahas tentang teori dasar yang berisikan teori-teori yang didapat selama mengikuti perkuliahan dan memiliki penunjang sebagai dasar dalam perencanaan dan pembuatan alat yang diajukan pada Tugas Akhir ini.

## BAB III: PERENCANAAN ALAT

Menerangkan dan membahas masalah perencanaan dan pembuatan alat.

## BAB IV: PENGUJIAN ALAT

Membahas tentang pengujian alat secara keseluruhan.

## BAB V : PENUTUP

Berisikan kesimpulan dan saran yang didapat selama perencanaan dan pembuatan alat.

## BAB II

### TEORI DASAR

Untuk dapat memahami alat yang akan dirancang maka dalam bab II ini dijelaskan mengenai teori dasar yang berkaitan dengan sistem, diantaranya meliputi: Pesawat Terbang, kemudi arah, Keypad, Driver Motor DC, Sensor potensiometer, Analog To Digital Conveter (ADC), Mikrokontroller AT89S51, dan Liquid Crystal Display (LCD).


#### 2.1. Pesawat Terbang

Perkembangan teknologi di bidang penerbangan saat ini sangatlah cepat dan cangih baik dalam desain dan pembuatan perangkat keras (hardware) maupun perangkat lunak (software) yang digunakan untuk pengontrolan dalam system penerbangan.

Secara garis besar, setiap pesawat terbang memiliki beberapa system dan karakteristik yang sama, yaitu memiliki kemudi dan beberapa system serta karakteristik lain yang mempunyai system dan fungsi masing-masing. Dan juga memiliki perbedaan-perbedaan karakteristik antar pesawat terbang, misalnya kecepatan terbang, ketinggian terbang serta kegunaan dan fungsi dari setiap pesawat terbang. Referensi pesawat terbang yang dipakai dalam perancangan dan pembuatan tugas akhir ini adalah pesawat terbang CASA 212 dan OV-10 BRONCO.

### **2.1.2. Sistem Pengendali Kemudi Arah pada Ekor**

Pada pesawat terbang casa 212 dan 1V-10 bronco, System control kemudi arah yang terpasang pada ekor (fin) dan dicontrol dari flight deck oleh dua pasang pedal yang dapat disetel. System kemudi arah (rudder) dilengkapi dengan trim tab dan servo tab (sebelah atas). Pergerakan kemudi arah (rudder) ini pada posisi sebelah kanan maksimal  $35^0$  dan pada posisi sebelah kiri maksimal  $35^0$  sedangkan tegangan cablenya 198 lbs pada temperatur  $15^0$  c dengan diameter cable 5/32 inch. Komponen-pomponen kemudi arah ini adalah Kemudi (rudder) control ini adalah pedal, control rot, cable segment, pulley dan quadrant shaft.



**Gambar 2.2 Kemudi arah (Rudder)**

## 2.2. Teori Keypad 4 x 4

Untuk mempermudah penggunaan mikrokontroller sebagai alat proses, maka diperlukan sarana yang dapat menjadi penghubung penggunaan dengan alat kontrol, yaitu sebagai sarana input data yang nantinya akan diolah oleh mikrokontroller.

Peralatan input data yang dapat menunjang mikrokontroller adalah beberapa saklar tekan yang menyatakan angka dan karakter yang disusun berbentuk matrik 4 kolom dan 4 baris dengan total tombol 16 buah. Keypad ini berfungsi untuk memberi masukan nilai derajat lansung ke minimum system. kemudian data ditampilkan pada ke LCD.

Rangkaian ini dapat dianalogikan dengan empat buah kabel terbuka yang disilang dengan empat buah kabel yang lain (diletakan diatasnya). Perlakuan ini akan menyebabkan perolehan 16 titik persilangan. Bila pada suatu titik kabel persilangan itu bersentuhan (salah satu ditekan hingga menyentuh kabel yang lain dibawahnya), maka diasumsikan bahwa tombol keypad pada posisi bersilangan tersebut ditekan. Berikut ini adalah gambar konfigurasi tombol Keypad :


<b>0</b>	<b>1</b>	<b>2</b>	<b>3</b>
4	<b>5</b>	6	7
8	9	A	B
C	D	E	F

**Gambar 2.3 Konfigurasi Tombol Keypad**

### 2.3. Transistor

Transistor adalah suatu komponen aktif yang dibuat dari bahan semikonduktor. Apabila kita mendoping semikonduktor untuk mendapatkan kristal NPN atau PNP, maka kristal seperti ini disebut Transistor *Junction*. Daerah tipe N mempunyai banyak sekali *electron* pita konduksi dan daerah tipe P mempunyai banyak *Hole*. Jadi transistor *junction* mempunyai dua macam pembawa muatan yaitu *elektron bebas* pada daerah tipe N dan *hole* pada daerah tipe P. Oleh karena itu transistor junction sering disebut juga transistor dua kutub (*bipolar*).


Transistor *bipolar* ada dua macam yaitu transistor jenis NPN dan PNP. Adapun symbol dari kedua transistor seperti terlihat pada gambar 2.3 dibawah ini :



**Gambar 2.4 Simbol Transistor Bipolar**

Daerah kerja transistor terbagi menjadi tiga yaitu : daerah kerja *cut off*, daerah kerja *saturasi* dan daerah kerja *aktif*.

Untuk lebih jelasnya mengenai daerah kerja transistor dapat dilihat pada gambar dibawah ini :



A = Penjenuhan      B = Titik Kerja      C = Titik Sumbat (*Cut Off*)

**Gambar 2.5 Garis Beban Transistor**

### **2.3.1. Tiga Daerah Transistor**

Berdasarkan gambar 2.5 diatas dapat dilihat bahwa transistor mempunyai tiga daerah yaitu : Basis, Colektor dan Emitor. Pada transistor NPN mempunyai dua *junction*, yaitu *junction* antara emitor dan basis serta *junction* antara basis dan kolektor. Oleh karena itu transistor bersifat seperti dua buah diode.


Sedangkan pada transistor PNP adalah kebalikan dari transistor NPN khususnya untuk karakteristik arus dan tegangannya.

### **2.3.2. Pembiasan Transistor Bipolar**

Adapun beberapa cara pembiasan transistor antara lain :

#### **1. Bias *forward-forward***


Gambar bias *forward-forward* seperti yang terlihat pada gambar 2.6 dibawah. Pada gambar tersebut menggunakan bias *forward-forward*, karena diode emitor dan diode kolektor bias *forward*. Pembawa electron melewati *junction* dan mengalir melalui basis. Tegangan Emitor-Basis ( $V_{BE}$ ) membias *forward* diode emitor dan menghasilkan arus  $I_g$ . Tegangan Basis Kolektor ( $V_{BC}$ ) membias *forward* diode kolektor yang akan menyebabkan arus  $I_c$ .



**Gambar 2.6 Rangkaian Bias Forward-forward**

## 2. Bias *Reverse-reverse*

Gambar rangkaian untuk bias *reverse-reverse* seperti terlihat pada gambar 2.7 dibawah ini :



**Gambar 2.7 Rangkaian Bias Reverse-reverse**


Pada rangkaian diatas, diode emitor dan diode kolektor membias *reverse*.

Untuk keadaan ini, maka hanya arus kecil yang mengalir terdiri dari arus

*saturasi* yang dihasilkan secara termal dan arus bocor permukaan. Komponen yang dihasilkan secara termal tergantung pada temperatur dan akan naik dua kali setiap kenaikan  $10^{\circ}\text{C}$ . komponen bocor permukaan akan bertambah besar dengan bertambahnya tegangan. Arus reverse ini kecil sekali sehingga bisa diabaikan. Sehingga pada konfigurasi bias ini, kedua diode bertindak sebagai saklar yang terbuka dengan arusnya sangat kecil maka dapat diabaikan.

### 3. Bias *forward-reverse*

Gambar bias transistor *forward-reverse* seperti terlihat pada gambar 2.8 dibawah ini :



**Gambar 2.8 Rangkaian Bias Forward-reverse**

Pada gambar diatas diode emitor bias *forward*, diode kolektor bias *reverse* sehingga terjadi hal yang tidak diharapkan. Dimana seharusnya arus emitor yang besar karena diode emitor dibias *forward*, tetapi kita tidak mengharapkan arus kolektor yang besar karena diode kolektor

dibias *reverse*. Tetapi hal inilah yang terjadi, sehingga transistor merupakan suatu penemuan yang besar.

Pada saat bias *forward* diberikan pada diode emitor, electron-elektron bias dalam emitor belum memasuki daerah basis. Jika  $V_{BE}$  lebih besar dari pada *potensial barier*, maka banyak electron bebas emitor memasuki daerah basis. Electron -elektron bebas ini dalam basis dapat mengalir kedua arah, kebawah basis yang tipis menuju kaki basis atau melewati daerah kolektor.

Agar electron bebas mengalir kebawah basis, mereka harus terlebih dahulu masuk atau jatuh kedalam *hole* yaitu rekombinasi dengan *hole* dalam basis. Kemudian sebagai *electron valensi* mereka dapat mengalir kebawah melalui *hole* basis yang berdekatan dan kedalam kaki basis. Maka komponen ke bawah dari arus basis ini disebut arus rekombinasi, dan arus ini kecil karena basis didrop sedikit sehingga hanya memiliki *hole* yang sedikit.

Karena lapisan basis sangat tipis, maka setelah basis sedang punuh dengan electron-elektron bebas yang dimasuk, akan menyebabkan *difusi* kedalam lapisan pengosongan. Sekali memasuki lapisan ini mereka didorong oleh medan lapisan pengosongan kedalam lapisan kolektor. Elektron-elektron ini kemudian mengalir melalui kaki kolektor.

Pada diode emitor, aliran electron bebas dari terminal negatif sumber menuju daerah emitor dan karena operasinya bias *forward* maka electron bebas emitor akan masuk kedacrah basis. Basis yang didrop sedikit akan

memberikan waktu aktif yang cukup pada hampir semua electron bebas untuk berdifusi kedalam lapisan pengosongan kolektor. Elektron bebas ini meninggalkan kolektor dan memasuki terminal positif sumber tegangan kolektor. Pada umumnya untuk transistor bipolar lebih besar sama dengan 95% electron bebas yang disuntikan dari emitor akan mengalir ke kolektor dan kurang dari sama dengan 5% electron bebas jatuh kedalam hole basis dan mengalir keluar ke kaki basis.

### 2.3.3 Transistor Sebagai Saklar


Adapun transistor yang digunakan sebagai saklar pada skripsi ini adalah transistor C9013 dan BD139. transistor ini merupakan transistor bipolar dengan tipe NPN.

Transistor yang digunakan sebagai saklar harus dikondisikan dalam dua kondisi yaitu :

1. Transistor dalam keadaan *jenuh* (saturasi)

- @ Kuat arus ( $I_C$ ) mencapai maksimum
- @ Nilai  $V_{ce}$  sama dengan 0 volt
- @ Tegangan pada beban sama dengan tegangan sumber ( $V_{cc} = V_{Re}$ )

Untuk lebih jelas dapat dilihat pada gambar 2.9 dibawah ini :



**Gambar 2.9 Transistor Dalam Keadaan Saturasi**

Untuk menghitung resistansi pada basis menggunakan rumus :

$$V_{ce} - I_c \cdot R_c - V_{ce} = 0$$

Karena keadaan saturasi  $V_{ce} = 0$  sehingga rumus menjadi :

$$V_{ce} - I_c \cdot R_c = 0$$

Maka arus kolektor dan arus basis :


$$I_c = \beta_{dc} \cdot I_b$$

$$I_b = \frac{V_{cc} - V_{be}}{R_b}$$

## 2. Transistor Dalam Keadaan Cut Off (Sumbat/Open sirkuit)

Transistor dalam keadaan cut off ini berlaku hal-hal sebagai berikut :

- @ Nilai arus  $I_b$  sama dengan 0 volt
- @ Nilai arus  $I_c$  sangat kecil sekali sehingga dapat diabaikan.
- @ Besarnya  $V_{ce}$  sama dengan  $V_{cc}$




**Gambar 2.10 Transistor Dalam Keadaan Cut Off**

#### 2.4. Relay

Relay adalah komponen elektronik yang terdiri dari sebuah lilitan kawat (kumparan/koil) yang terlilitkan pada sebuah besi lunak. Jika kumparan dialiri arus listrik maka inti besi akan menjadi medan magnet dan menarik pegas sehingga kontak AB terhubung dan BC terputus, begitu juga sebaliknya jika kumparan tidak dialiri arus listrik maka inti besi kehilangan medan magnet sehingga kontak AB terputus dan kontak BC terhubung.

Relay merupakan suatu alat untuk menghubungkan atau memerlukan kontak antara komponen yang satu dengan yang lain. Dalam memutus, menghubungkan atau membalik fase kontak digerakan oleh fluksi yang ditimbulkan dari adanya medan magnet listrik yang dihasilkan oleh kumparan yang melilit pada besi lunak.



**Gambar 2.11 Cara Kerja Relay**

Relay yang digunakan untuk pemberikatan tegangan dc dalam skripsi ini adalah DPDT (*Dual Pin Dual Terminal*) dengan tegangan input 12 Volt dc, seperti yang tertera pada gambar 2.15 dibawah.

Ada beberapa jenis susunan kontak relay dimana semuanya terisolasi terhadap arus listrik yang ada didalam kumparan. Jenis susunan kontak relay adalah :

@ *Normally Open (Normal terbuka)*

yaitu kontak-kontak tertutup pada saat kumparan relay dialiri arus.


@ *Normally Close (Normal tutup)*

yaitu kontak-kontak terbuka pada saat kumparan relay dialiri arus

Macam-macam relay yaitu :

1. SPST (*Single Pin Single Terminal*)


Simbol relay SPST



**Gambar 2.12 Jenis Relay SPST**

2. SPDT (*Single Pin Dual Terminal*)


Simbol relay SPDT



**Gambar 2.13 Jenis Relay SPDT**

3. DPST (*Dual Pin Single Terminal*)


Simbol relay DPST



**Gambar 2.14 Jenis Relay DPST**

4. DPDT (*Dual Pin Dual Terminal*)

Simbol relay DPDT



**Gambar 2.15 Jenis Relay DPDT**


## 2.5. Motor DC

Motor dc adalah suatu motor penggerak yang dikemudikan dengan arus searah (DC), dan merupakan salah satu bentuk mesin arus searah yang akan berfungsi bila ;

- # Kumparan medan, untuk menghasilkan medan magnet.
- # Kumparan jangkar, untuk mengimbaskan ggl pada konduktor-konduktor yang terletak pada alur-alur jangkar.
- # Celah udarah, yang memungkinkan berputarnya jangkar dalam medan magnet.

### 2.5.1 Prinsip Kerja Motor DC

Apabila kumparan jangkar dari mesin arus searah dialiri arus dan kumparan medan diberi penguatan, maka akan timbul gaya *lorentz* pada setiap sisi kumparan jangkar. Arah medan magnet dapat ditentukan dengan kaidah tangan kanan dengan ibu jari menunjukkan arah gaya putar dari arus listrik yang mengalir dalam sebuah kumparan jangkar yang berada dalam medan magnet, jari tengah menunjukkan arah arus listrik yang mengalir pada konduktor, dan jari telunjuk menunjukkan arah medan magnet.



**Gambar 2.16 Kaidah Tangan kanan**

Adapun besarnya *gaya lorentz* yang bekerja pada kumparan jangkar tersebut adalah :

$$F = B \cdot I \cdot L$$

*Gaya lorentz* tersebut menimbulkan kopel sehingga jangkar berputar.

Besarnya kopel tersebut adalah :

$$M = F \cdot r \quad \text{dyne} \cdot \text{cm}$$

$$M = B \cdot L \cdot r \quad \text{dyne} \cdot \text{cm}$$

$$M = C \cdot \Phi \cdot La \quad \text{dyne} \cdot \text{cm}$$

Dimana :

$F$  = Gaya *lorentz*

$B$  = Kerapatan fluks magnet (weber)

$L$  = Panjang konduktor (meter)

$I$  = Arus listik (ampere)


R = Jari-jari jangkar (cm)

$\Phi$  = Fluk tiap kutub (Maxwell)

C = Constanta

B = Kerapatan medan magnet (gauss)

Ia = Arus jangkar (ampere)




Gambar 2.17 Cara Kerja Motor DC

Perputaran kumparan jangkar dalam medan magnet dan konduktor jangkar yang dialiri arus menimbulkan kopel yang memotong medan magnet tersebut sehingga pada konduktor jangkar akan timbul tegangan induksi (ggl). Ggl ini arahnya berlawanan dengan tegangan jepit jangkar, sehingga disebut G.G.L lawan yang besarnya :

$$E_I ; C \cdot n \cdot \Phi . \quad \text{Volt}$$

Rumus-rumus kerja motor arus searah adalah sebagai berikut :



**Gambar 2.19 Pengendali Arah Putaran Motor DC**

Pada gambar 2.19 diatas, agar arah putar motor dc berubah, maka polaritas tegangan pada catu daya harus dibalik.

## 2.6. Sensor

Besaran masukan pada kebanyakan sistem instrumentasi relatif bukan besaran listrik sehingga digunakan cara manipulasi untuk mengontrolnya, untuk memanipulasinya diperlukan sebuah tranduser.

Definisi tranduser adalah suatu alat yang digerakan oleh suatu energi didalam sebuah transmisi dan akan menyalurkan energi dalam bentuk yang sama atau dalam bentuk yang berlainan kesistim transmisi yang kedua (*William D. Cooper, 199:384* ).

Berdasarkan prinsip listrik yang bersangkutan, tranduser di bedakan menjadi :

1. Transduser pasif, yaitu transduser yang memerlukan daya dari luar, contohnya adalah potensiometer, LVDT dan Straingage.
2. Transduser aktif, yaitu transduser yang tidak memerlukan daya luar karena mempunyai pembangkit sendiri, contohnya adalah sel foto tegangan, piozoelektronik.

Dalam penyusunan skripsi ini akan dipakai transducer pasif yaitu jenis potensiometer.

#### **2.6.1. Sensor Sudut**

Sensor sudut yang dipakai adalah Potensiometer yang merupakan sebuah alat elektromekanik yang mengandung elemen tahanan yang dihubungkan dengan sebuah kontak geser yang dapat bergerak. Gerakan dari kontak geser ini menghasilkan suatu perubahan tahanan yang linier, logaritmis, eksponensial dan sebagainya. Pada skripsi ini potensiometer berfungsi untuk mengukur perubahan pergeseran sudut pada pengendali kemudi arah. Rangkaian dalam teori potensiometer terdiri dari beberapa resistor yang dihubungkan seri dan output dari potensiometer tersebut berupa tegangan.

Tegangan output dari potensiometer akan berubah-ubah sesuai dengan perubahan dari sudut yang diukur yang berarti adalah konversi dari posisi mekanik menjadi kesatu besar tegangan. Pada dasarnya suatu presisi potensiometer terdiri dari elemen resistif dengan angker yang dapat bergerak atau silinder yang dihubungkan dengan elemen. Sebagai angker

yang berputar, variasi-variasi tahanan diantara dua yaitu akhir dari elemen tahanan dan silinder, menunjukan posisi sumbu.

Kelebihan dari transduser jenis ini adalah memiliki efisiensi listrik yang sangat baik dan dapat memberikan suatu keluaran yang cukup untuk memperbolchkan suatu operasi pengontrolan tanpa harus ada penguatan. Disamping itu jenis tranduser ini bisa mendapat input tegangan dari AC maupun dari DC sehingga dapat melayani cakupan pemakaian yang cukup luas. Sedangkan kelemahan dari tranduser ini memiliki umur pemakaian yang terbatas dan cepat menjadi derau, sebagai akibat dari gesekan mekanis dari kontak geser terhadap elemen tahanan.

## 2.7. Analog To Digital Conveter

Apa bila di dalam suatu sistem elektronik hanya dapat mengolah data dalam bentuk biner saja atau disebut prosesan besaran digital, maka setiap data analog yang akan diproses oleh sistem tersebut harus diubah terlebih dahulu ke dalam bentuk biner ( digital ).

Piranti dan sistem elektronika hanya mengenal isyarat digital. Tetapi kebanyakan isyarat seperti isyarat yang dihubungkan dengan tranduser mempunyai bentuk analog. Sebelum diumpulkan kesistem digital, isyarat-isyarat yang harus diubah kedalam bentuk digital oleh pengubah analog ke digital ( ADC ).

1	C B	Vcc(OR Vref)	20
2	R D	CLK R	19
3	W R	(LSB)DB0	18
4	CLK-IN	DB 1	17
5	INTR	DB 2	16
6	Vin(+)	DB 3	15
7	Vin(-)	DB 4	14
8	A GND	DB 5	13
9	Vref/2	DB 6	12
10	D GND (MSB)DB7		11

ADC 0804

Gambar 2.20 Konfigurasi Pena-pena ADC 0804

Jadi untuk menghubungkan sistem digital suatu rangkaian sistem analog dari dunia nyata memerlukan suatu pengubah (*converter*) sistem analog ke sistem digital, yang biasanya dikenal dengan nama ADC (*Analog to digital Converter*). Fungsi dasar dari *converter A/D* adalah mengubah tegangan analog ke dalam kode-kode biner (*Digit*) sehingga dapat diolah oleh system digital.

Tegangan analog merupakan masukan bagi ADC yang berasal dari rangkaian sensor atau rangkaian penguatan dimana berubah-rubah yang

terjadi pada ADC sesuai dengan perubahan dari pergeseran yang pada sensor potensiometer. Inputan tegangan analog ini di ubah oleh ADC menjadi bentuk digital yang sebanding dengan tegangan analognya. Kode biner hasil konversi inilah yang kemudian dipakai sebagai data yang diolah oleh rangkaian digital yang salah satunya adalah mikrokontroller AT89S51 melalui data busnya. Pengubahan analog ke digital merupakan jantung dari sistem data yang berfungsi untuk mengubah data kedalam bentuk digital sehingga cocok untuk diproses oleh minimum sistem mikrokontroller AT89S51.

Dalam tugas akhir ini digunakan ADC 0804 dari national semi konduktor. ADC jenis ini adalah jenis SAR (*Successive Approximation Register*) ini memiliki rangkaian yang lebih kompleks dibandingkan jenis ADC yang lainnya. Dikatakan demikian karena jenis ini peralatan konversinya tidak menggunakan counter untuk memberikan input blok konverter digital ke analognya sebagai ganti konverter ini menggunakan register yang disebut *Successive Approximation Register* (SAR), serta menggunakan sebuah konverter digital ke analognya yang mengontrol kerjanya sendiri.

Keuntungan utama dari pemakaian SAR ini adalah sebagai resolusi bit hanya membutuhkan selang waktu n buah pulsa clok untuk konversi. rangkaian umumnya terletak pada register yang mempunyai keluaran digital.

Pada awal start konversi akan aktif yang mana akan meng-clear data yang sebelumnya, pada saat ini MSB (*most significant bit*) ‘1’, apa bila

kontrol register ini menyatakan keluaran kurang besar, maka bit yang diset tetap dan bit yang berikutnya akan diset. Sebaliknya apa bila kontrol yang menyatakan keluaran yang terlalu besar, maka bit awal yang diset akan mereset kembali dan bit berikutnya akan diset. Urutan ini akan dikerjakan terus sampai urutan bit terakhir, sehingga data yang paling sebanding dengan tegangan analognya.

ADC ini termasuk dalam tipe 08xx dengan satu buah masukan analog dan delapan buah output digital. ADC ini mempunyai pendekatan berturut-turut seperti yang diterangkan diatas sehingga ADC ini mempunyai kecepatan tinggi dalam konversi. ADC jenis ini tersedia secara komersial sebagai rangkaian terpadu IC dengan resolusi 8 bit sampai 16 bit, dan mudah di interfacekan dengan mikrokotroller.

ADC 0804 mempunyai pembangkit pulsa internal (on chip) bekerja dengan 2,5 pada Vref/2. ADC ini mempunyai range antara 0V sampai 5V dengan menggunakan pencatu daya + 5Volt dan mempunyai waktu konversi optimum sekitar 100us. Frekuensi clock dari konverter harus terletak dalam daerah frekuensi 100-800 KHz sedangkan harga idealnya adalah 640KHz. ADC 0804 mempunyai clock internal yang dipasang pada free running dengan menggunakan komponen resistor dan kapasitor untuk mendapatkan sinyal clock. Frekuensi yang dihasilkan oleh pembangkit pulsa atau clock ini sesuai dengan rumus :

$$f = \frac{1}{1,1,RC}$$

## 2.8. Mikrokontroller AT89S51

### 2.8.1. Pendahuluan

Perbedaan mendasar antara mikrokontroller dan mikroprosesor adalah bahwa mikrokontroller selain memiliki CPU juga dilengkapi memori dan input output yang merupakan kelengkapan sebagai sistem minimum mikrokomputer sehingga sebuah mikrokontroller dapat dikatakan sebagai mikrokomputer dalam keping tunggal (Single Chip Microcomputer) yang dapat berdiri sendiri.


Mikrokontroller AT89S51 adalah mikrokontroller ATMEL yang kompatibel penuh dengan mikrokontroller keluarga MCS – 51, membutuhkan daya rendah, memiliki performance yang tinggi dan merupakan mikrokomputer 8 bit yang dilengkapi 4 Kbyte PEROM (*Programmable Erasable Read Only Memory*) dan 128 Byte RAM internal. Program memori yang dapat dihapus atau diprogram ulang dalam sistem atau menggunakan programmer Nonvolatile Memory konvensional.

Dalam sistem mikrokontroller terdapat dua hal yang mendasar, yaitu perangkat lunak dan perangkat keras yang keduanya saling berkaitan dan mendukung.

### **2.8.2. Perangkat keras mikrokontroller AT89S51**

Secara umum Mikrokontroller AT89S51 memiliki :

- @ Cpu 8 bit termasuk keluarga MCS – 51
- @ 16 bit program counter ( PC ) dan data pointer ( DPTR )
- @ 8 bit program status word ( PSW )
- @ 8 bit stack pointer ( SP )
- @ 4 Bank register
- @ 128 byte Internal RAM
- @ 4 buah Port I/O, masing-masing terdiri atas 8 jalur I/O
- @ 2 Timer / counter 16 bit
- @ 1 Serial Port Full Duplex
- @ Control register, yaitu : TCON< TMOD< CS0N< PCON< IP<  
dan IE
- @ 5 buah sumber interrupt ( 2 buah sumber interrupt external dan 3  
buah sumber interrupt internal )
- @ Osilator dan Clock Internal



Gambar 2.21 Block Diagram Mikrokontroller AT89S51

### 2.8.3. Konfigurasi Pena-Pena Mikrokontroller AT89S51

Mikrokontroller AT89S51 terdiri dari 40 pin dengan konfigurasi sebagai berikut:

## PDIP

P1.0	1	40	VCC
P1.1	2	39	P0.0 (AD0)
P1.2	3	38	P0.1 (AD1)
P1.3	4	37	P0.2 (AD2)
P1.4	5	36	P0.3 (AD3)
(MOSI)	P1.5	6	35 P0.4 (AD4)
(MISO)	P1.6	7	34 P0.5 (AD5)
(SCK)	P1.7	8	33 P0.6 (AD6)
RST		9	32 P0.7 (AD7)
(RXD)	P3.0	10	31 EA/VPP
(TXD)	P3.1	11	30 ALE/PROG
(INT0)	P3.2	12	29 PSEN
(INT1)	P3.3	13	28 P2.7 (A15)
(T0)	P3.4	14	27 P2.6 (A14)
(T1)	P3.5	15	26 P2.5 (A13)
(WR)	P3.6	16	25 P2.4 (A12)
(RD)	P3.7	17	24 P2.3 (A11)
XTAL2		18	23 P2.2 (A10)
XTAL1		19	22 P2.1 (A9)
GND	20	21	P2.0 (A8)

Gambar 2.22 Konfigurasi Pena-pena AT89S51 [4]

Fungsi tiap-tiap pin-nya adalah sebagai berikut :

- @ VCC ( Supply tegangan ), pin 40
- @ GND ( Ground ), pin 20

@ Port 0, pins 32 – 39

merupakan port I/O dua arah dan dikonfigurasikan sebagai multipleks dua bus alamat rendah (A0-A7) dan data selama pengaksesan program memori dan internal

@ Port 1, pin 1 – 8

Merupakan port I/O dengan dua arah dan dengan internal Pull-Up. Ketika diberikan logika 1 pin ini akan di Pull Up secara internal sehingga dapat digunakan sebagai input. Sebagai inputan pin – pin ini di hubungkan ke ground maka masing-masing pin ini dapat menghantarkan arus karena di Pull High secara internal. Port 1 juga menerima Low Order adder bytes selama melakukan verifikasi program.

Pada port 1 di AT89S51 pin ini mempunyai alternatif seperti pada tabel berikut ini ;

Tabel 2.1 Fungsi Khusus pada Port 1

Port pin	Alternate Functions
P1.5	MOSI (Master Output Slave Input)
P1.6	MISO (Master Input Slave Output)
P1.7	SCK (Serial Clock)

@ Port 2, pin 21 – 28

Merupakan port I/O Bi-directional yang dilengkapi dengan internal Pull-Up. Mengeluarkan alamat tinggi selama pengambilan program memory external. Ini menggunakan perintah dengan alamat 16 bit (misalnya MOVX @ DPTR).

Jika diberikan logika “1” pada pin – pin 2, maka masing-masing pin akan di Pull-Up secara internal sehingga dapat digunakan sebagai input. Sebagai inputan jika pin-pin 2 dihubungkan ke ground (di Pull Low), maka masing-masing pin dapat menghantarkan arus karena di Pull High secara internal.

@ Port 3, pin 10 – 17

Merupakan port I/O Bi-directional yang dilengkapi dengan Pull – Up. Jika diberikan logika “1” pada pin-pin port 3 maka masing-masing Pin Hig oleh Pull Up interternal sehingga dapat digunakan sebagai inputan, jika pin-pin port 3 dihubungkan ke gound, maka masing-masing pin akan memberikan arus karena di Pull High secara internal

Dan port 3 juga memiliki fungsi khusus dan dapat dilihat pada tabel berikut ini :

**Tabel 2.2 Fungsi Khusus pada Port 3**

Nama Penyemantikasi	Fungsi khusus
Port 3.0	RxD ( Port masukan serial )
Port 3.1	TxD ( Port keluaran serial )
Port 3.2	/INT0 ( Masukan Interupsi Eksternal 0 )
Port 3.3	/INT1 ( Masukan Interupsi Eksternal 1 )
Port 3.4	T0 ( masukan pewaktu eksternal 0 )
Port 3.5	T1 ( masukan pewaktu eksternal 1 )
Port 3.6	/WR ( sinyal tulis memori data eksternal )
Port 3.7	/RD ( sinyal baca memori data eksternal )

@ RST Reset, pin 9

Input Reset merupakan reset master untuk AT89S5. Inputan reset akan memberikan logika high “1” pada pin ini dengan jangka waktu yang ditentukan oleh lamanya pengosongan data muatan kapasitor. Jangka waktu minimal adalah 2 (dua) siklus mesin (24 periode frekuensi clock).

@ ALE / Prog ( Address Latch Enable ), pin 30

Pulsa output ALE digunakan untuk proses-proses ‘latching’ byte address rendah selama pengaksesan ke memori eksternal.

Digunakan untuk menahan alamat memori eksternal selama pelaksanaan instruksi.

- @ PSEN ( Program Strobe Enable ), pin 29

Merupakan sinyal baca ke program memory eksternal

- @ EA / VPP ( External Access Enable), pin 31

Dapat diberikan logika rendah (Ground) atau logika tinggi (+5V).

Jika diberikan logika tinggi maka mikrokontroller akan mengakses program dari ROM internal (EEPROM/Flash Memory), dan jika diberikan logika rendah maka mikrokontroller akan mengakses program dari memory eksternal.

- @ X – TAL 1 dan X – TAL 2, pin 19, 18

Pin ini dihubungkan dengan kristal / sumber osilator dari luar, dan bila menggunakan penguatan osilator internal. X-TAL 1 merupakan masukan ke penguatan osilator internal berpenguatan tinggi. Sedangkan X-TAL 2 adalah keluaran dari rangkaian penguatan osilator internal. Untuk keperluan ini diperlukan kapasitor penstabil sebesar 30pF. Dan nilai dari X- TAL tersebut antara 4 – 24 Mhz.

## Metode pengamatan

Byte	Alamat BIT	Byte	Alamat BIT
Address	Bit Address	Address	Bit Address
7F		FF	
	GENERAL PURPOSE RAM (RAM UNTUK SEGALA KEPERLUAN)	F0	F7 F6 F5 F4 F3 F2 F1 F0 B
30		E0	E7 E6 E5 E4 E3 E2 E1 E0 ACC
2F	7F 7E 7D 7C 7B 7A 79 78	D0	D7 D6 D5 D4 D3 D2 - D0 PSW
2E	77 76 75 74 73 72 71 70	88	- - - BC BB BA B9 B8 IP
2D	6F 6E 6D 6C 6B 6A 69 68	B0	B7 B6 B5 B4 B3 B2 B1 B0 P3
2C	67 66 65 64 63 62 61 60	A8	AF - - AC AB AA A9 A8 IE
2B	5F 5E 5D 5C 5B 5A 59 58	A0	A7 A6 A5 A4 A3 A2 A1 A0 P2
2A	57 56 55 54 53 52 51 50	99	not bit addressable SBUF
29	4F 4E 4D 4C 4B 4A 49 48	98	9F 9E 9D 9C 9B 9A 99 98 SCON
28	47 46 45 44 43 42 41 40	90	97 96 95 94 93 92 91 90 P1
27	3F 3E 3D 3C 3B 3A 39 38	80	not bit addressable TH1
26	37 36 35 34 33 32 31 30	8C	not bit addressable TH0
25	2F 2E 2D 2C 2B 2A 29 28	88	not bit addressable TL1
24	27 26 25 24 23 22 21 20	8A	not bit addressable TLD
23	1F 1E 1D 1C 1B 1A 19 18	89	not bit addressable TMOD
22	17 16 15 14 13 12 11 10	88	8F 8E 8D 8C 8B 8A 89 88 TCON
21	0F 0E 0D 0C 0B 0A 09 08	87	not bit addressable PCON
20	07 06 05 04 03 02 01 00	83	not bit addressable DPH
1F	REGISTER BANK 3	82	not bit addressable DPL
18		81	not bit addressable SP
17	REGISTER BANK 2	80	87 86 85 84 83 82 81 80 P0
10			Spesial Function Register
0F	REGISTER BANK 1		
08			
07	Default Register bank untuk R0-R7		
00	RAM		


Gambar 2.23 Alamat RAM

### 2.8.4. Organisasi Memory

#### 2.8.4.1. Pemisahan Memory Program dan Data

Semua produk mikrokontroller Flash AT89S51 Atmel memiliki ruang alamat memory data dan program yang terpisah, sebagaimana ditunjukkan pada gambar 2.24. Pemisahan memory program dan data


tersebut membolehkan memori data diakses dengan alamat 8 bit. Namun demikian, alamat memori data 16 bit biasa juga dihasilkan melalui register DPTR.



Gambar 2.24 Struktur Memori [1]

#### 2.8.4.2. Memory Program

Pada gambar 2.25 ditunjukkan pemetaan bagian bawah dari memory. Setelah reset, CPU segera mengerjakan program mulai dari lokasi 0000h.



Gambar 2.25 Memori Program [1]

Sebagai mana ditunjukkan pada gambar 2.25, masing-masing interupsi disimpan pada lokasi yang sudah tetap dalam memory program. Sebuah interupsi menyebabkan CPU melompat ke lokasi interupsi yang bersangkutan. Yaitu letak subrutin layanan interupsi tersebut. Misalnya, *External Interrupt 0* disimpan pada lokasi 0003h, jika interupsi ini digunakan maka layanan rutin interupsi ini harus dituliskan pada lokasi ini, jika tidak maka lokasi tersebut dipakai sebagai memory program serbaguna ( untuk keperluan lain ).

Lokasi-lokasi layanan interupsi tersebut menempati lokasi-lokasi dengan jarak 8 byte. 0003h untuk *External interrupt 0*, 000Bh untuk *timer 0*, 0013h untuk *External Interrupt 1*, dan seterusnya. Jika seluruh rutin layanan interupsi sangat pendek ( kurang dari 8 byte ) maka harus digunakan suatu perintah lompat ke lokasi rutin interupsi yang sebenarnya ( di lokasi dalam memori program ).

Alamat-alamat yang paling bawah dari memory program dapat berada dalam *flash on - chip* maupun eksternal. Untuk melakukan hal ini dilakukan pengkabelan pada pin EA atau *External Access* ke Vcc atau ke GND ( akses eksternal ) sesuai dengan kebutuhan.

#### 2.8.4.3. Memory Data (RAM) Internal

Ruangan alamat bahwa memory data (RAM) internal dengan kapasitas 128 byte yaitu :00H-7FH yang terbagi atas 3 daerah, yaitu:

@ Empat bank register

Setiap bank terdiri dari 8 register (R0-R7) sehingga jumlah register untuk keempat bank register menjadi 32 buah register yang menempati ruang alamat 00H-1FH. Mengaktifkan salah satu bank register dapat dilakukan dengan mengatur RS0-RS1 pada program *status word* (PSW).

@ Bit Addressable

Terdiri dari 16 byte yang berada pada alamat 20H-2FH. Masing-masing 128 bit lokasi ini dapat dialamati secara langsung.

@ General Purpose Area

Terdiri atas 80 byte yang menempati alamat 30H-7FH. Yang dapat dialamati secara langsung dan digunakan untuk keperluan umum (*general purpose*) misalnya digunakan untuk lokasi stack.

			7F	
Bank 3	1F	R7		
	1E	R6		
	1D	R5		
	1C	R4		
	1B	R3		
	1A	R2		
	19	R1		
	18	R0		
	17	R7		
	16	R6		
Bank 2	15	R5		
	14	R4		
	13	R3		
	12	R2		
	11	R1		
	10	R0		
Bank 1	0F	R7	2F	1F 78
	0E	R6	2E	7F 70
	0D	R5	2D	6F 68
	0C	R4	2C	67 60
	0B	R3	2B	5F 58
	0A	R2	2A	57 50
	09	R1	29	4F 48
	08	R0	28	47 40
	07	R7	27	3F 38
	06	R6	26	37 30
Bank 0	05	R5	25	2F 28
	04	R4	24	27 20
	03	R3	23	1F 18
	02	R2	22	17 10
	01	R1	21	0F 8
	00	R0	20	07 00
				30
	Working Purpose Register		Bil. Addressable	General


Gambar 2.26 Organisasi RAM Internal

Tabel 2.3 Pengaturan RS1-RS0 Seleck Register Bank

RS 1	RS 0	Seleck Register Bank
0	0	Bank 1
0	1	Bank 2
1	0	Bank 3
1	1	Bank 4


#### 2.8.5. Pewaktu CPU

Mikrokontroller AT89S51 memiliki osilator internal (on chip oscillator) yang dapat digunakan sebagai sumber clock bagi CPU. Dalam penggunaan seperti terlihat pada gambar 2.27 ini :



Gambar 2.27 Menggunakan Osilator internal[2]

Bila menggunakan clock eksternal maka menggunakan rangkaian seperti pada gambar 2.28.



Gambar 2.28 Menggunakan Sumber Clock Eksternal[2]

#### 2.8.6. Sistem Interupsi

Mikrokontroller AT89S51 mempunyai 5 buah sumber interupsi yang dapat membangkitkan permintaan interupsi, yaitu INT0, INT1, T1, T2 dan Port Serial.

Saat terjadinya interupsi mikrokontroller secara otomatis akan menuju ke subrutin pada alamat tersebut. Setelah interupsi selesai dikerjakan, mikrokontroler akan mengerjakan program semula. Tiap-tiap sumber interupsi dapat enable atau disable secara software.

Tingkat prioritas semua sumber *interrupt* dapat diprogramkan sendiri-sendiri dengan set atau clear bit pada (Interrupt Priority). Jika dua permintaan

interupsi dengan tingkat prioritas yang berbeda diterima secara bersamaan, maka permintaan interupsi dengan prioritas tertinggi yang akan dilayani. Jika permintaan interupsi dengan prioritas yang sama diterima bersamaan, maka akan dilakukan polling untuk menentukan mana yang akan dilayani. Bit-bit pada IP adalah sebagai berikut:

MSB	LSB						
-	-	-	PS	PT1	PX1	PT0	PX0

Keterangan :

- @ Priority bit = 1 menandakan prioritas tinggi
- @ Priority bit = 0 menandakan prioritas rendah

Simbol	Posisi	Fungsi
-	IP.7	Kosong
-	IP.6	Kosong
-	IP.5	Kosong
PS	IP.4	Bit prioritas interupsi port serial
PT1	IP.3	Bit prioritas interupsi Timer 1
PX1	IP.2	Bit prioritas interupsi $\overline{INT1}$
PT0	IP.1	Bit prioritas interupsi Timer 0
PX0	IP.0	Bit prioritas interupsi

Tabel 2.4 Alamat Sumber Intrupsi[2]

Nama	Lokasi	Alat Interupsi
Reset	0000H	Power on reset
/Int 0	0003H	INT0
Timer 0	000BH	Timer 0
/Int 1	0013H	INT 1
Timer 1	001BH	Timer 1
Sint	0023H	Port I/O serial

#### 2.8.7. SFR ( Special Function Register )

Register Fungsi Khusus ( *Special Function Register* ) terletak pada 128 byte bagian atas memory data internal dan berisi *register-register* untuk pelayanan *latch port, timer, program status words, control peripheral* dan sebagainya. Alamat register fungsi khusus ditunjukkan pada tabel 2.5.

Tabel 2.5 Special Function Register [2]

SIMBOL	NAMA REGISTER	ALAMAT
ACC	Accumulator	E0H
B	Register B	F0H
PSW	Program Status Word	D0H

SP	Stack Pointer	81H
DPTR	Data Pointer 2 Byte	
DP0L	Data pointer Register 0 Bit Rendah	82H
DP0H	Data Pointer Register 0 Bit Tinggi	83H
DP1L	Data Pointer Register 1 Bit Rendah	84H
DP1H	Data Pointer Register 1 Bit Tinggi	85H
P0	Port 0	80H
P1	Port 1	90H
P2	Port 2	A0H
P3	Port 3	B0H
IP	Interrupt Priority Control	B8H
IE	Interrupt Enable Control	A8H
TMOD	Time/Counter mode Control	89H
TCON	Timer/Counter Control	88H
TH0	Timer/Counter 0 High Control	8CH
TL0	Timer/Counter 0 Low Control	8AH
TH1	Timer/Counter 1 High Control	8DH
TL1	Serial Control 1 Low Control	8BH
SCON	Serial Control	98H
SBUF	Serial Data Buffer	99H
PCON	Power Control	87H
AUXR	Auxiliary Register 0	87H

AUXR1	Auxiliary Register 1	A2H
WDTRST	Watchdog Timer Reset	AEH

Beberapa macam register fungsi khusus yang sering digunakan sebagai berikut ini :

- @ *Accumulator* ( ACC ) merupakan register untuk penambahan dan pengurangan. Perintah mnemonic untuk mengakses akumolator disederhanakan sebagai A.
- @ *Register B* merupakan register khusus yang berfungsi melayani operasi perkalian dan pembagian.
- @ *Register R* merupakan delapan set *register* yang dinamakan R0, R1, R2, R3, R4, R5, R6, dan R7, fungsi dari register-register ini adalah merupakan register serbaguna yang membantu menyimpan data yang menggunakan banyak operasi. Lokasinya pada awal 32 byte RAM internal yang memiliki alamat dari 00H sampai 1FH.
- @ *Stack pointer* ( SP ) merupakan register 8 bit yang dapat diletakan di alamat manapun pada RAM *internal*.
- @ *Data Pointer* ( DPTR ) terdiri dari empat *register*, yaitu *data pointer 0 rendah* (DP0L), pada alamat 82H, *data pointer 0 tinggi* (DP0H) pada alamat 83H, *data pointer 1 rendah* (DP1L) pada alamat 84H, dan *data pointer 1 tinggi* (DP1H) pada alamat 85H.

yang berfungsi untuk mengakses source code ataupun data yang terletak dimemory eksternal.

- @ *Port 0* sampai *Port 3* merupakan register yang berfungsi untuk membaca dan mengeluarkan data pada port 0, 1, 2, 3. Masing-masing register ini dapat dialamat per-bit.
- @ *Control Register* terdiri dari register yang mempunyai fungsi kontrol. Untuk mengontrol sistem interupsi, terdapat dua register khusus, yaitu *register IP* (Interupt Priority) dan *register IE* (Interupt Enable). Untuk mengontrol pelayanan timer/counter terdapat register khusus, yaitu register *TCON* (timer/counter control) serta pelayanan port serial menggunakan register *SCON* (Serial Port Control).

#### 2.8.8. Timer / Counter

Pada Mikrokontroller AT89S51 terdapat dua buah *timer / counter 16 bit* yakni TL0 pada alamat 8AH, TH0 pada alamat 8CH, TL1 pada alamat 8BH, dan TH1 pada alamat 8DH. Yang dapat diatur melalui perangkat lunak, yaitu *timer / counter 1*, Periode waktu timer / counter secara umum ditentukan oleh persamaan berikut :

- @ Sebagai timer / counter 8 bit

$$T = 9255 \cdot TLx \cdot us$$

Dimana ;

TLx adalah isi register TL0 atau TL1

@ Sebagai timer / counter 16 bit

$$T = (65535 - THx TLx) * 1 \mu s$$

THx = isi register TH0 atau TH1

TLx = isi register TL0 atau TL1

Pengontrolan kerja timer/counter adalah *register timer/counter control* (TCON) yang terletak pada alamat 88H. Definisi dari bit-bit timer control adalah sebagai berikut :

MSB	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	LSB

Pengontrolan pemilihan model operasi *timer/counter* adalah register *timer/counter Mode Control* (TMOD) yang terletak pada alamat 89H. Didefinisikan sebagai berikut :

MSB	GATE	C/T	M1	M0	TMOD	C/T	M1	M0	LSB

Keterangan :

@ GATE : Saat TRx dalam TCON diset 1 dan GATE = 1, *Timer / Counter* akan berjalan ketika TRx = 1 (timer dikontrol software)

@ C / T : Pemilih fungsi *timer* atau *counter*. Clear untuk operasi timer dengan masukan dari system clock internal. Set

(1) untuk operasi counter dengan masukan dari pena T0 dan T1.

@ M1 & M0: Bit pemilih *mode* [2]

#### 2.8.9. Port Serial

Mikrokontroller AT89S51 dilengkapi dengan *port serial*. Port serial memungkinkan kita mengirim data dalam format serial.

Port serial dalam mikrokontroller AT89S51 memiliki sifat *full duplex*, yang berarti dapat mengirim dan menerima data secara bersamaan. Register penerima dan pengirim pada port serial diakses pada SBUF (*Serial buffer/Penyagga*) yaitu pada alamat 99H. Register pengontrol kerja port serial ini adalah SCON (*Serial Control*) yang terletak pada alamat 98H. Bit-bit SCON ini didefinisikan sebagai berikut :

MSB	SM0	SM1	SM2	REN	TB8	SB8	T1	R1	LSB

#### 2.8.10. Program Status Word

*Program Status Word* (PSW) terletak pada alamat D0H yang berisi beberapa bit status yang mencerminkan keadaan mikrokontroller. Definisi dari bit-bit dalam PSW yang dijelaskan dibawah ini.

CY	AC	F0	RS1	RS+0	0V	-	P
----	----	----	-----	------	----	---	---

Keterangan :

@ P (*bit paritas*)

Bit paritas akan berada pada kondisi *set* jika jumlah bit 1 dalam acumolator adalah *ganjil* dan akan berada pada kondisi *clear* jika jumlah bit 1 dalam acumolator adalah *genap*. Misalnya data yang tersimpan pada acumolator adalah 10101110<sub>b</sub> atau AEH maka *parity bit* akan berada dalam kondisi *set*. Data AEH mempunyai lima bit yang berkondisi 1 atau dapat disebut mempunyai bit 1 dalam jumlah yang ganjil.

@ 0 V (*Flag Overflow*)

Akan berada pada kondisi *set* jika pada operasi aritmatik menghasilkan bilangan yang lebih besar dari pada 128 atau lebih kecil dari -128.

@ RS0 dan RS1 (*Register Selektor*)

Bit pemilih *bank register* (*register bank select bits*) RS0 dan RS1 digunakan untuk menentukan lokasi dari *bank register* (R0-R7) pada memori. RS0 dan RS1 selalu bernilai 0 setiap kali system ini di reset sehingga lokasi dari *register* R0 hingga R7 akan berada pada alamat 00H hingga 07H.

@ F 0 (*Flag 0*)

*Flag 0* Dapat digunakan untuk tujuan umum tergantung pada kebutuhan pemakaian.

@ AC (*flag Auxiliary carry*)

Ini akan selalu dalam kondisi *set* apabila pada saat proses penjumlahan terjadi *carry* dari bit ketiga hingga bit ke empat.

@ CY (*flagCarry*)

Ini terletak pada alamat D7H, berfungsi sebagai pendekripsi terjadinya kelebihan pada operasi penjumlahan, atau terjadi peminjaman (*borrow*) pada operasi pengurangan. Misalnya, jika data pada acumulator adalah FFH dan dijumlahkan dengan bilangan satu atau lebih, maka akan terjadi kelebihan sehingga akan membuat *carry* menjadi *set*. Demikian juga apabila data pada accumulator adalah 00H dan dikurangkan dengan bilangan satu atau lebih, akan terjadi peminjaman sehingga membuat *carry* juga menjadi *set*.

#### 2.8.11. Power Control Register

Definisi bit dalam power control *register* (PCON) yang terletak pada lokasi 87H dan dijelaskan berikut ini. Perlu diingat bahwa register PCON ini dapat dialamati per bit. Bit-bit dalam *register* PCON adalah :

SMOD	-	-	-	GF1	GF0	PD	IDL
------	---	---	---	-----	-----	----	-----

Keterangan :

- @ SMOD Bila *timer* 1 digunakan untuk menghasilkan boud rate dan SMOD =1, Boud rate dari port serial yang akan

dikalikan dua ketika port serial digunakan dalam mode 1, 2, atau 3.

Tidak dipakai, untuk pengembangan lebih lanjut.

- @ GF1      *Bit flag serbaguna*
- @ GF0      *Bit flag serbaguna*
- @ PD        *Bit power down.* Bila bit ini diset (1), mode power down akan aktif. Hanya berlaku untuk tipe CHMOS.
- @ IDL       *Idle mode bit.* Bila bit ini di set, akan diperoleh *model idle*.
- @ TCON      *Time Counter*, yang berisi bit – bit untuk memulai atau menghentikan pencacahan / pewaktu.
- @ SBUFF     *Serial Counter Buffer.* Dugunakan untuk keluaran data dari port.

### 2.8.12. Metode Pengalamatan

Metode pengalamatan pada AT89S51 adalah sebagai berikut :

#### A. Pengalamatan tak langsung

Operand pengalamatan tak langsung menunjuk kearah sebuah register yang berisi lokasi alamat memori yang akan digunakan dalam operasi lokasi yang nyata tergantung pada isi register saat instruksi dijalankan.

Untuk melaksanakan pengalamatan tak langsung digunakan simbol @

ADD a,@R0                       ; Tambahkan isi RAM yang lokasinya  
                                     ; ditunjukkan oleh register R0 ke

; akumulator.

DEC @ R1 ; Kurangi satu isi RAM yang alamatnya

; ditunjukan oleh register R1.

MOVX @ DPTR,A ; Pindahkan isi dari akumulator memory

; luar yang lokasinya ditunjukan oleh

; data pointer ( DPTR ).

#### B. Pengalamatan Langsung

Pengalamatan langsung dilakukan dengan memberikan nilai ke suatu register secara langsung. Untuk melaksanakan hal tersebut digunakan Tanda #.

MOV A, #01H ; Isi akumulator dengan bilangan 01H

MOV DPTR, #19ABH ; Isi register DPTR dengan bilangan  
; 19ABH.

#### C. Pengalamatan data langsung dari 0 sampai 127 akan mengakses RAM Internal, sedang pengalamatan dari 128 sampai 255 akan mengakses register perangkat keras.

MOV P3, #A ; Pindahkan isi akumulator ke alamat  
; data B0H ( B0H adalah alamat Port 3 )

Inc 50 ; Naikan lokasi 50 (desimal) dalam  
; memori.

#### D. Pengalamatan Bit

Pengalamatan bit adalah menunjukkan alamat lokasi bit baik dalam RAM internal ( byte 32 sampai 47 ) atau bit perangkat keras. Untuk melakukan pengalamatan bit digunakan simbol titik (.), misalnya :

FLASG.3,40.5,21H.5 dan ACC.7.


#### E. Pengalamatan Kode

Ada tiga macam instruksi yang dibutuhkan dalam pengalamatan kode, yaitu *relative jump*, *in-blok jump* atau *call*, dan *jump long* atau *call*. [2]

### 2.9. Liquid Crystal Display (LCD)

M1632 merupakan modul LCD *matrix* dengan konfigurasi 16 karakter dan 2 baris dengan tiap karakter dibentuk oleh 8 baris pixel dan 5 kolom pixel (*1 baris pixel terakhir adalah kursur*). Yang terbentuk oleh hubungan antara layar LCD dengan HD44780 yang merupakan mikrokontroler kendali LCD. HD44780 ini sudah tersedia dalam mudul M1632.

HD44780 sebetulnya merupakan mikrokontroler yang dirancang khusus untuk mengendalikan LCD dan mempunyai kemampuan untuk mengatur proses scanning pada layar LCD yang terbentuk oleh 16 COM dan 40 SEG sehingga mikrokontroler/perangkat yang mengakses modul LCD ini tidak perlu lagi mengatur proses secennning pada layar LCD. Mikrokontroler/perangkat tersebut hanya mengirimkan data-data yang merupakan karakter yang akan ditampilkan pada LCD atau perintah yang mengatur proses tampilan pada LCD saja.



**Gambar 2.29 Modul M1632**

### 2.9.1. Beberapa Bagian Pendukung M1632 Dalam Pengoperasiannya

#### 1. Bagian *penguat sinyal*

Bagian ini berfungsi menguatkan sinyal sebelum sinyal tersebut masuk ke layar LCD dan terdiri dari bagian penguat segment (*segment signal driver*) adalah sinyal yang berasal dari sinyal data 40 bit shift register yang ditahan oleh 40 bit rangkaian latch berfungsi untuk mengatur tampilan kolom pixel layar LCD. Dan bagian penguat sinyal pin bersama (*common signal driver*) yang berasal dari 16 bit shift register untuk mengatur scanning baris pixel dari layar LCD. Sedangkan driver voltage selector berfungsi untuk mengatur penguatan sinyal yang dikirimkan ke layar LCD sehingga kontras dari LCD dapat diatur.

2. Bagian *memory*

Bagian memori terdiri dari 9.920 bit CGROM, 64 byte CGRAM, dan 80 x 8 bit DDRAM yang diatur pengarnatan oleh address counter dan akses datanya dilakukan oleh register data.

3. Bagian *register*

Bagian ini terdiri dari register data dan register perintah. Proses akses data ke atau dari register data akan mengakses ke CGRAM , DDRAM atau CGROM, tergantung pada kondisi address counter sedangkan proses akses data ke atau dari register perintah akan mengakses ke Instruktion decoder yang akan menentukan perintah-perintah yang akan dilakukan oleh LCD.

4. Bagian *antar muka dengan mikrokontroller*

Bagian ini berhubungan dengan kaki-kaki modul M1632 yang akan berhubungan langsung dengan mikrokontroler.

### 2.9.2. Pena-pena LCD M1632

LCD modul M1632 mempunyai 16 pena/penyemat dengan fungsi sebagai berikut:

### 1. DDRAM

Adalah merupakan memory tempat karakter yang ditampilkan berada. Contohnya, karakter “A” atau 41h yang ditulis pada alamat 00 akan ditampilkan pada baris pertama dan kolom pertama dari LCD. Apabila ditulis di alamat 40h, karakter tersebut akan tampil pada baris kedua kolom pertama dari LCD

### 2. CGRAM

adalah memory untuk mengambarkan pola sebuah karakter dan bentuk karakter dapat diubah-ubah sesuai keinginan. Akan tetapi isi memory ini akan hilang saat power supply tidak aktif sehingga pola karakter akan hilang.

### 3. CGROM

adalah memory untuk mengambarkan sebuah karakter dan pola tersebut sudah ditentukan secara permanen dari HD44780 sehingga tidak dapat diubah lagi. Oleh karena ROM bersifat permanen, pola karakter tersebut tidak akan hilang walaupun power supply tidak aktif. misalnya saat HD44780 akan menampilkan data 41h yang tersimpan pada DDRAM, akan mengambil data di alamat 41h (0100 0001) yang ada pada CGROM , yaitu pola karakter A.

#### 2.9.4. Register-register LCD

HD44780 yang terdapat pada modul M1632 mempunyai dua buah register yang akscsnya diatur dengan kaki RS. Saat RS berlogika 0, register


yang diakses adalah Register Perintah dan saat RS berlogika 1, register yang diakses adalah register data.

### 1. Register Data

adalah register dimana mikrokontroler dapat menuliskan atau membaca data ke atau dari DDRAM maupun CGRAM. Akses data ke DDRAM, baik penulisan maupun pembacaan, merupakan akses ke bagian memory tampilan pada layar LCD, sedangkan akses ke CGRAM merupakan proses untuk mengedit pola karakter yang ada pada lokasi CGRAM tersebut.

### 2. Register Perintah

adalah register dimana perintah-perintah mikrokontroler HD44780 selaku pengendali modul M1632 diberikan. Perintah-perintah tersebut berfungsi untuk mengatur tampilan pada LCD atau alamat dari DDRAM dan CGRAM. Selain itu, register ini juga merupakan tempat dimana status HD44780 dapat dibaca. Bit ke-7 data status yang terbaca adalah *busy flag* (tanda sibuk), yaitu tanda yang mengindikasikan bahwa HD44780 masih dalam kondisi sibuk sehingga proses akses data lebih lanjut dari mikrokontroler yang terhubung pada modul M1632 harus menunggu hingga tanda sibuk ini selesai. Bit ke-6 hingga bit ke-0 adalah address Counter (*Penghitung Alamat*) dari DDRAM. Address counter ini menunjukkan lokasi dari DDRAM yang sedang ditunjukan saat itu.



**Gambar 2.30 Susunan Data Status HD44780**

#### 2.9.5. Perintah-perintah LCD M1632

Untuk mengatur tampilan pada layar LCD, alamat DDRAM atau CGRAM mikrokontroler yang terhubung dengan modul M1632 harus mengirimkan data-data tertentu ke register perintah sesuai tabel 2.5 (perintah-perintah M1632).

**Tabel 2.7 Perintah-perintah M1632**

Perintah	D7	D6	D5	D4	D3	D2	D1	D0	Deskripsi
Hapus Display	0	0	0	0	0	0	0	1	Hapus Display dan DDRAM
Posisi Awal	0	0	0	0	0	0	1	X	Set Alamat DDRAM di 0
Set Mode	0	0	0	0	0	1	I/D	S	Atur arah Pergeseran

									Kursur dan Display
Display On/Off	0	0	0	0	1	D	C	B	Atur display (D) On/Off, kursur (C) On/Off, Blinking (B)
Geser kursur display	0	0	0	1	S/C	R/L	X	X	Geser kursur atau display tanpa mengubah alamat DDRAM
Set Fungsi	0	0	1	DL	N	F	X	X	Atur panjang Data, jumlah baris yang tampil, dan font karakter
Set alamat CGRAM	0	1	Acg	Acg	Acg	acg	acg	acg	Data dapat di baca atau di tulis setelah alamat diatur

## **BAB III**

### **PERENCANAAN ALAT**

#### **3.1. PENDAHULUAN**

Dalam perancangan alat ini dapat dibagi dalam dua bagian yang terdiri atas perancangan perangkat keras dan perancangan perangkat lunak yang mendukung kerja system ini.

Pada perancangan perangkat keras ini, sistem kontrol yang dapat dibuat pada tugas akhir ini adalah sistem yang di gunakan untuk mengendalikan dan mengukur sudut pembelokan dalam derajat. pembelokan akan didetksi menggunakan sensor Sudut (Potensiometer) yang digerakan oleh motor dc dengan inputan dari keypad dan data dari perubahan diolah oleh mikrokontroller AT89S51 dan ditampilkan pada liquid crystal display (LCD). Sedangkan perangkat lunak digunakan untuk menjalankan system.

#### **3.2. Alat dan Bahan**

Dalam perancangan dan pembuatan alat ini diperlukan komponen-komponen sebagai berikut :

1. 1 buah Mikrokontroller AT89S51
2. 1 buah Liquid Crystal Display (LCD) 16 x 2
3. 1 buah Keypad 4 x 4
4. 1 buah Motor dc
5. 2 buah transistor C9013


@ Blok rangkaian Minimum Mikrokontroller AT89S51

Digunakan untuk mengolah data yang diterima, mengontrol dan mengendalikan rangkaian-rangkaian yang dihubungkan dengannya.

@ Blok Liquid Crystal Display (LCD) 16 x 2.

Digunakan untuk menampilkan nilai input dan nilai output.

Untuk merancang alat ini perlu dipahami terlebih dahulu diagram blok sistem, perhitungan-perhitungan dan perancangan hardware. Prinsip kerja secara umum dari alat ini dapat dijelaskan dalam blok diagram rangkaian dibawah pada gambar 3.1 :



Gambar 3.1 Blok Diagram Rangkaian


### 3.4. Prinsip Kerja Rangkaian

Prinsip kerja dari rangkaian diatas dapat dijelaskan sebagai berikut.

Pada dasarnya inti dari pengambilan data untuk diolah yang seterusnya

- @ Tombol 0 sampai 9 untuk nilai derajat
- @ Tombol C untuk pemblokiran ke arah kiri
- @ Tombol D untuk pemblokiran ke arah kanan
- @ Tombol E untuk Cancel
- @ Tombol F untuk Enter


Keypad ini dihubungkan langsung ke mikrokontroller. Pada pin 1, 2, 3 dan 4 sebagai scanning, sedangkan pin 5, 6, 7 dan 8 di pergunakan sebagai data hasil penekanan keypad. Kemudian data ditampilkan pada ke LCD pada baris dua. Dan juga mikrokontroller mengoutputkan data ke driver motor dc untuk menggerakkan sensor potensiometer dan kemudi arah, ini disesuaikan dengan nilai inputan yang diinputkan lewat keypad. Adapun gambar rangkaian keypad ditunjukan pada gambar 3.2 :



Gambar 3.2 Rangkaian Keypad 4 x 4

### 3.6. Rangkaian Driver Motor DC

Driver motor yang digunakan untuk mengerakan motor dc adalah menggunakan rangkaian driver relay yang dapat mengerakan motor dc bergerak dua arah (maju dan balik) seperti yang sudah dijelaskan pada bab II. Rangkaian relay DPDT yang terhubung pada AT89S51 adalah terlihat pada gambar 3 – 3 rangkaian tersebut selain relay juga terdiri dari 2 transistor C9013, 2 transistor BD139, 2 tahanan 4K7, 220 ohm, 150 ohm dan diode IN4001 serta catu daya 12Vdc



Gambar 3.3 Rangkaian Driver Motor DC

Cara kerja rangkaian driver relay pada gambar diatas menggunakan transistor sebagai saklar statis yaitu untuk memberikan arus pada relay,

transistor C9013 akan aktif bila mendapatkan bias dari basis (arus basis) maka transistor C9013 akan closes sirkuit arus akan mengalir dari kolektor emitor dan keadaan ini disebut *saturasi atau jenuh*. Sebaliknya jika tidak terdapat arus basis maka kolektor emitor akan open sirkuit sehingga tegangan antara keduanya adalah minimum yang disebut sebagai kondisi *cut off atau sumbat*.

Transistor BD139 digunakan sebagai not inputan relay, jika basis mendapatkan trigger maka colektor emitor akan open sirkuit atau kondisi cut off, begitu pula sebaliknya jika basis tidak mendapatkan trigger maka colektor emitor akan closcs sirkuit atau kondisi satu rasi.

Relay sebagai saklar dinamis yang menghubungkan motor dc dengan tegangan 12Vdc, relay yang digunakan adalah relay mekanik DPDT dengan tegangan 12Vdc. Sinyal penggerak relay ini adalah keluaran dari transistor. Karena relay adalah beban induktif, maka pada saat saklar berguling ke Off , akan masih terdapat tegangan induksi, sehingga pada rangkaian driver relay ini ditambahkan diode IN4001 untuk menghubung-singkat tegangan induksi tersebut, sehingga transistor dapat diselamatkan.

### 3.7. Rangkaian Sensor Sudut

Sensor sudut yang digunakan pada perencanaan alat pengukur sudut kemiringan bidang dalam derajat adalah menggunakan potensiometer. Pada bab II telah dijelaskan bahwa untuk mengetahui sudut kemiringan bidang

sebagai deviasi (dalam prosentasi dari total tahanan) dari tahanan nyata pada beberapa titik tahanan yang di harapkan.

Suatu nilai standar dari linier adalah 0,15 dengan 0,01% bentuk yang terpakai. Dalam tugas akhir ini potensiometer dibangkitkan dengan arus searah yang diambil dari tegangan Vcc 5 Volt DC, dan potensiometer ini memiliki sudut putar sebesar  $0^{\circ}$  sampai  $270$  sedangkan derajat yang kita butuhkan hanya sebesar  $70^{\circ}$  ( $-35^{\circ}$  sampai  $0^{\circ}$  dan sampai  $+35^{\circ}$ ) yang berarti kita tidak menggunakan potensiometer satu putaran penuh atau  $270^{\circ}$ .

### 3.8. Rangkaian ADC (Analog to Digital Conveter)

Rangkaian ADC ini berfungsi mengkonversikan besaran analog menjadi besaran digital agar nantinya dapat diolah oleh mikrokontroler sebagai data masukan. Karena keluaran dari potensiometer adalah sinyal analog yang harus diubah menjadi sinyal digital agar dapat diinterfacekan sehingga dapat di baca oleh program komputer.

Untuk rangkaian pengkonversi data analog ke digital (ADC) digunakan IC 0804 buatan nasional semikonduktor. Dengan sebuah masukan yaitu Vin+ (pin6) dan delapan buah keluaran yaitu DB0-DB7 (pin 11-pin 19) pada port1. Bekerja dengan tegangan referensi sebesar 2,5 Volt pada Vref/2 atau pin 9 yaitu didapat dari resistor pembagi tegangan (sesuai dengan data sheet). Fungsi dari rangkaian referensi ini adalah untuk mendapatkan resolusi satu bit yang di inginkan.

ADC ini memiliki range antara 0 sampai 255 dengan menggunakan pencatu daya +5 Volt. ADC 0804 telah dilengkapi dengan internal clock yang di pasang secara running dan dapat diaktifkan dengan menghubungkan komponen resistor eksternal ( R ) dan komponen kapasitor eksternal ( C ) pada clock R dan clock IN untuk menghasilkan sinyal clock. Nilai R di tentukan sebesar 10 K $\Omega$  dan nilai C sebesar 100 pF, sehingga memberikan frekuensi clock sebesar :

$$F_{clk} = \frac{1}{1,1 \times RC} = \frac{1}{1,1 \times 10K \times 100pF}$$

$$F_{clk} = \frac{1 \times 10^{12}}{1,1 \times 10 \times 100 \times 10^3} = \frac{1 \times 10^{12} \times 10^{-6}}{1,1 \times 1 \times 1}$$

$$F_{clk} = \frac{1000 \times 10^3}{1,1}$$

$$F_{clk} = 90,909 \text{ KHz}$$

Dari perhitungan di atas dapat dilihat bahwa harga frekuensi yang di dapatkan sudah memenuhi harga yang di minta ACD 0804 berdasarkan data sheetnya.

ACD di rancang untuk dapat menerima tegangan masukan ( $V_{in+}$ ) 0 Volt sampai 5 Volt sehingga satu bit berbobot :

$$\frac{V_{in}}{225} = \frac{5}{225} = 19,6 \text{ mV.}$$

Sedangkan tegangan Frekuensi (Vref) sama dengan:

$$V_{ref} = \frac{V_{in}}{2} = 2,5 \text{ Volt}$$

Sesuai dengan data sheet, maka untuk perhitungan setiap satu 1 bit berbobot:

$$\text{Resolusi 1 bit} = \frac{V_{ref}}{225} \text{ banyak data perbit } 2^8 = 255$$

$$= \frac{2,5}{255} = 9,8 \text{ mV atau } 10 \text{ mV}$$

Dan untuk perhitungan pada sudut maksimal dari 35 derajat maka keluaran tegangan yang di keluarkan oleh sensor potensiometer adalah :

$$\begin{aligned} P_{out} &= (\text{Resolusi 1 bit}) \times (\text{Sudut maksimal}) \\ &= 10 \text{ mV} \times 35 \\ &= 250 \text{ mV} \end{aligned}$$

Sehingga output digital bilangan biner ADC adalah :


$$\begin{aligned} \text{ADC Output} &= \frac{V_{outsensor}}{\text{resolusi}} \\ &= \frac{250mV}{10mV} = 35 \text{ D} \end{aligned}$$

maka untuk :

$$\text{bilangan biner adalah} \quad = 100011 \text{ B}$$

$$\text{bilangan hexsa adalah} \quad = 23 \text{ H}$$

Rangkaian ADC 0804 ini dapat dilihat pada gambar berikut ini :



**Gambar 3.5 Rangkaian ADC (Analog To Digital Converter)**

### 3.9. Perencanaan Minimum Sistem AT89S51

Mikrokontroller AT89S51 dirancang untuk berdiri sendiri, karena sudah terdapat EPROM, RAM, serta Port I/O internal. Untuk berhubungan dengan peralatan luar dan chip terbagi atas 3 bus, yaitu

@ Data Bus

Yaitu jalur untuk input-output data yang lebarnya sesuai lebar data yang diperoleh oleh mikrokontroller, yaitu 8 bit.

@ Address Bus

Yaitu jalur alamat dari input-output atau memori yang dihubungkan sehingga suatu saat hanya ada satu device yang

berhubungan dengan CPU, lebar address bus mikrokontroller adalah 16 bit (A0-A15).

@ Kontrol Bus


kontrol bus berfungsi untuk mengatur singkronisasi hubungan antara MCU dengan luar.

Untuk nilai arus yang melalui mikrokontroller AT89S51 telah memiliki ketetapan yang sama dengan ADC yakni arus input pada port 1,2,3 saat  $V_{in} = 0,45$  V adalah sebesar -50 micro Ampere. Sedangkan arus output maksimum per bit port adalah sebesar :

Port0 = 36 mA

Port 1,2,3 = 15 mA

Total arus maksimum untuk semua keluaran pin adalah sebesar 81 mA dan  $V_{cc}$  Minimum untuk power-down adalah 2V.



**Gambar 3.6 Perencanaan Rangkaian Mikrokontroller AT89S51**


### 3.9.1. Rangkaian Clock Minimum Sistem

Mikrokontroller AT89S51 ini memiliki internal clock generator yang berfungsi sebagai sumber clock yang perlukan.

Rangkaian ini terdiri dari dua buah kapasitor dan sebuah kristal, dengan ketentuan :

$$\begin{aligned} C1 \text{ dan } C2 &= 30 \text{ pF} \pm 10 \text{ pF} \text{ untuk kristal} \\ &= 40 \text{ pF} \pm 10 \text{ pF} \text{ untuk kiramik resonators} \end{aligned}$$

Dalam minimum sistem ini menggunakan kristal 12Mhz dan  $C1 = C2$  sebesar 30pF. Dengan rangkaian sebagai berikut :



**Gambar 3.7 Rangkaian Clock**

Untuk rangkaian clock digunakan sebuah kristal 12Mhz dan 2 buah kapasitor 30pF. Dengan menggunakan nilai kristal diatas maka dapat dihitung waktu yang diperlukan untuk satu siklus mesin.

Diketahui :  $F = 12\text{Mhz}$

$$T = \frac{1}{f}$$

Sehingga :

$$T = \frac{1}{12\text{Mhz}} = \frac{1}{12} \mu\text{s}$$

Maka untuk satu siklus mesin dari mikrokontroller AT89S51 adalah sebesar :

$$T_{me} = 12 \times T$$

$$T_{me} = 12 \times \frac{1}{12} \mu\text{s} = 1 \mu\text{s}$$

$$T_{me} = 1 \mu\text{s}$$

### **3.9.2. Rangkaian Reset**

Rangkaian reset dalam mikrokontroller AT89S51 akan melakukan reset setelah catu daya dihidupkan. Pada saat kondisi reset maka vaktor reset pada alamat 0000H akan ditujuh oleh mikrokontroller AT89S51 (dalam hal ini program counter) agar program yang terdapat didalam mikrokontroller kembali ke kondisi semula atau dengan kata lain mikrokontroller mengakses awal dari program yang telah diisi didalamnya. Didalam reset ini akan menggunakan beberapa macam cara untuk mereset mikrokontroller AT89S51. Cara pertama menggunakan Switch (manual), dimana user yang akan mengoperasikan switch ini. Cara ke dua menggunakan capasitor 10uF, dimana capasitor tersebut akan berkondisi aktif high selama beberapa detik.

Besarnya nilai tahanan dan kapasitor pada rangkaian reset akan menentukan lamanya waktu pulsa reset.

Dengan rumus :

$$t = R \times C$$

Agar reset dapat terjadi secara normal maka nilai 't' harus jauh lebih besar dari waktu satu kali siklus mesin.

$$t \gg 30 \times T_{me}$$

Karena nilai  $T_{me}$  diatas adalah 1uS maka :

$$t \gg 30 \times 1\mu S$$

$$t \gg 30\mu S$$


Dengan mengambil nilai R dan C sebesar  $10K\Omega$  dan  $10\mu F$  maka besarnya 't' dapat dicari sebagai berikut :

$$\begin{aligned}
 t &= R \times C \\
 &= 10K\Omega \times 10\mu F \\
 &= (10 \times 10^3) \times (10 \times 10^{-6}) = 100 \times 10^{-3}
 \end{aligned}$$

$$t = 0,1 \text{ second}$$

Maka dengan demikian ;


Nilai 't' jauh lebih besar dibandingkan dengan nilai minimalnya.



**Gambar 3.8 Rangkaian Reset**

### 3.10. Liquid Cristal Display (LCD)

LCD diperlukan untuk menampilkan nilai karakter input yang akan diproses dan data karakter output dari hasil pengukuran supaya hasil proses dan pengukuran bisa dipahami oleh manusia. LCD M1632 pada tugas akhir ini LCD digunakan hanya sebagai tampilan data karakter input output saja. Hal ini dilakukan dengan cara memberi pada R/W LCD dihubungkan pada R/W Mikrokontroller.



**Gambar 3.9 Modul LCD M1632**

Untuk nilai arus yang ada pada Vin LCD adalah sebesar 0,33mA yang  
di dapat dari :


Dik : Vin = 5 Volt

R = 10 Kohm


$$\begin{aligned}
 I_{LCD} &= \frac{V_{in}}{R} \\
 &= \frac{5\text{ Volt}}{10 \times 10^3 \text{ ohm}} = \frac{5 \times 10^{-3} \text{ v}}{10 \text{ ohm}} \\
 &= 0,5 \text{ mA}
 \end{aligned}$$

### 3.11. Perancangan Konstruksi Kumudi Arah pada Pesawat Terbang

Perancangan konstruksi kemudi arah pada pesawat terbang dimaksudkan agar penempatan dari sensor potensiometer dan motor dc yang disesuaikan dengan kondisi body dan fin miniatur pesawat terbang, sehingga pergerakan kemudi arah dengan sudut  $35^{\circ}$  dapat bekerja secara optimal.



Gambar 3.10 Perancangan Konstruksi Sensor dan Motor DC



**Gambar 3.11 Perancangan Konstruksi Kemudi Arah**

### **3.12. Perancangan Perangkat Lunak**


Program adalah kumpulan dari instruksi-instruksi untuk mengendalikan operasi sistem perangkat keras (hardware). Adapun langkah-langkah pembuatan program adalah sebagai berikut :


1. Membuat diagram alir (Flow chart) dari program yang akan dibuat.
2. Mengubah diagram alir kedalam bahasa pemrograman Assembly.
3. Mengkomplikasi program yang di buat ke memory sampai menghasilkan program yang paling sesuai
4. Memasukan program yang sudah sesuai kedalam mikrokontroler AT89S51 dengan menggunakan EEPROM Programer


Sistem ini akan bekerja dengan baik jika perencanaan perangkat lunak (softwave) sesuai dengan perangkat keras (hardware).

Berikut ini merupakan flow chart dari sistem alat kontrol dari kemudi arah pada pesawat terbang yang direncanakan.

Flowchart







## **BAB IV**

### **PENGUJIAN DAN ANALISA ALAT**

#### **4.1. Pendahuluan**

Untuk mendapatkan hasil yang maksimal setelah melakukan perencanaan dan pembuatan alat, maka perlu dilakukan suatu pengujian terhadap alat yang dibuat. Pengujian tersebut bertujuan untuk mengetahui apakah system yang telah dibuat dapat bekerja sesuai dengan apa yang diinginkan dalam perencangan.

#### **4.2. Pengujian Perangkat Keras**

Dalam pengujian alat dibagi dalam beberapa sub system dari instrument dan peralatan, diantaranya adalah pengujian :


- @ Rangkaian Scnsor Sudut (potensiometer)
- @ Rangkaian ADC
- @ Rangkaian Driver Motor DC
- @ Rangkaian Keypad
- @ Rangkaian Keseluruhan

peralatan utama yang dibutuhkan untuk mempermudah dalam pengujian alat adalah :

- @ Multimeter digital
- @ Power supply 5 Volt dc dan 12 Volt dc
- @ Modul downloader AT89S51

@ Mistar busur derajat

Sub sistem yang diuji diatas dapat digambarkan untuk diagram blok dari pengujian alat secara lengkap adalah :



Gambar 4.1 Diagram Blok Pengujian Alat


#### 4.2.1. Pengujian Rangkaian Sensor Sudut

Sensor sudut yang digunakan adalah potensiometer. Bagian yang diukur pada potensiometer adalah tegangan output ( $V_{out}$ ) yang dihasilkannya. Tegangan output selalu berubah – ubah sesuai dengan nilai yang dihasilkan dari perubahan pada nilai tahanan potensiometer.

## 1. Tujuan

Dari pengujian potensiometer adalah untuk mengetahui tengangan output ( $V_{out}$ ) dengan sudut yang dibentuk oleh kemudi arah dan linieritas dari potensiometer tersebut.

Peralatan pengujian yang dibutuhkan adalah Voltmeter, catu daya 5Vdc dan 12V dc serta penggaris busur derajat.



**Gambar 4.2 Pengujian Rangkaian Sensor Sudut**

**Tabel 4.1**

**Data Hasil Pengujian Rangkaian Sensor Sudut arah Kanan**

No	Sudut (°)	Voutp (Volt)
	Pembelokan	Pembelokan Kanan
1	0	3,40
2	1	3,39
3	2	3,38

4	3	3,36
5	4	3,35
6	5	3,345
7	6	3,34
8	7	3,335
9	8	3,33
10	9	3,32
11	10	3,31
12	11	3,30
13	12	3,29
14	13	3,28
15	14	3,27
16	15	3,26
17	16	3,25
18	17	3,24
19	18	3,23
20	19	3,22
21	20	3,21
22	21	3,20
23	22	3,19
24	23	3,18
25	24	3,17

26	25	3,17
27	26	3,16
28	27	3,15
29	28	3,14
30	29	3,13
31	30	3,12
32	31	3,09
33	32	3,07
34	33	3,07
35	34	3,06
36	35	3,05

**Tabel 4.4**  
**Data Hasil Pengujian Rangkaian Sensor Sudut Arah Kiri**

No	Sudut ( $^{\circ}$ )	Voutp (volt)
	Pembelokan	Pembelokan Kiri
1	0	3,40
2	1	3,41
3	2	3,42
4	3	3,425
5	4	3,43
6	5	3,43

7	6	2,435
8	7	3,44
9	8	3,445
10	9	3,45
11	10	3,46
12	11	3,47
13	12	3,48
14	13	3,49
15	14	3,52
16	15	3,53
17	16	3,54
18	17	3,56
19	18	3,57
20	19	3,58
21	20	3,60
22	21	3,61
23	22	3,63
24	23	3,65
25	24	3,66
26	25	3,68
27	26	3,71
28	27	3,73

<b>29</b>	<b>28</b>	<b>3,75</b>
<b>30</b>	<b>29</b>	<b>3,76</b>
<b>31</b>	<b>30</b>	<b>3,79</b>
<b>32</b>	<b>31</b>	<b>3,82</b>
<b>33</b>	<b>32</b>	<b>3,84</b>
<b>34</b>	<b>33</b>	<b>3,86</b>
<b>35</b>	<b>34</b>	<b>3,87</b>
<b>36</b>	<b>35</b>	<b>3,89</b>

## 2. Analisis pengujian dan kesimpulan

- Dari hasil pengujian pada tabel diatas dapat disimpulkan bahwa, setiap perubahan sudut per satu derajat maka sensor potensiometer juga akan ikut bergeser per satu derjad. Namun perubahan nilai tahanan pada potensiometer tidak berubah-ubah secara linier, hal ini mengakibatkan perubahan nilai tegangan output ( $V_{out}$ ) tidak linier pula.
- Dari data hasil pengujian untuk sudut pembelokan arah kanan, dapat disimpulkan bahwa bila nilai sudut yang diinginkan semakin besar maka tegangan output yang dihasilkan akan semakin kecil. Begitu pula sebaliknya pada sudut pembelokan arah kiri, bila nilai sudut semakin besar maka tegangan output yang dihasilkan akan semakin besar pula.

**Tabel 4.2 Data Hasil Pengujian Rangkaian ADC**

No	ADCBiner (Kanan)	ADCBiner (Kiri)
1	11001110	11001110
2	11001101	11001111
3	11001100	11011000
4	11001011	11010001
5	11001010	11010010
6	11001001	11010010
7	11001001	11010011
8	11001000	11010100
9	11000111	11010101
10	11000110	11010110
11	11000101	11010110
12	11000100	11010111
13	11000011	11011000
14	11000001	11011001
15	10111111	11011010
16	10111110	11011011
17	10111101	11011011
18	10111100	11011100
19	10111011	11011101

<b>20</b>	<b>10111001</b>	<b>11011110</b>
<b>21</b>	<b>10111000</b>	<b>11011111</b>
<b>22</b>	<b>10111000</b>	<b>11100000</b>
<b>23</b>	<b>10110111</b>	<b>11100010</b>
<b>24</b>	<b>10110110</b>	<b>11100011</b>
<b>25</b>	<b>10110110</b>	<b>11100100</b>
<b>26</b>	<b>10110101</b>	<b>11100101</b>
<b>27</b>	<b>10110011</b>	<b>11100110</b>
<b>28</b>	<b>10110010</b>	<b>11100111</b>
<b>29</b>	<b>10110001</b>	<b>11101001</b>
<b>30</b>	<b>10110000</b>	<b>11101011</b>
<b>31</b>	<b>10110001</b>	<b>11101100</b>
<b>32</b>	<b>10110010</b>	<b>11101101</b>
<b>33</b>	<b>10101111</b>	<b>11101110</b>
<b>34</b>	<b>10101110</b>	<b>11110001</b>
<b>35</b>	<b>10101101</b>	<b>11110010</b>
<b>36</b>	<b>10101100</b>	<b>11110011</b>

## 2. Analisa pengujian dan kesimpulan


Dari rangkaian diatas didapat analisa sebagai berikut :

ADC 0808 mengkonversikan tegangan analog menjadi kombinasi biner tiap kenaikan (0,01) Volt akan naik satu biner

#### 4.2.3. Pengujian Rangkaian Driver Motor DC

##### 1. Tujuan

Dalam pengujian rangkaian driver motor dc ini, untuk mengetahui nilai tegangan dan membuktikan cara kerja driver motor DC.



Gambar 4.4 Pengujian Rangkaian Driver Motor DC

**Tebel 4.3 Data Hasil Pengujian Rangkaian Driver Motor DC**

Input		Voutp (Volt)	Kondisi Motor
P2.1	P2.0	Driver Motor	DC
0	0	4,30	Putar Kanan
0	1	0	Mati
1	0	-4,35	Putar Kiri

## 2. Analisis pengujian dan kesimpulan

Dari hasil pengujian driver motor dc diatas, driver berfungsi sebagai saklar pembalik polaritas, dimana : Transistor BD139 (Q2,Q4) berfungsi sebagai not yaitu jika input basis mendapatkan logika 1 maka Q2 dan Q4 berkondisi cut off atau pada kolektor-emitor tidak ada arus yang mengalir, begitu pula sebaliknya. Jika basis mendapatkan logika 0 maka Q2 dan Q4 akan saturasi atau pada kolktor-emitor terdapat arus yang mengalir.


### 4.2.4. Pengujian Rangkaian Keypad 4x4

#### 1. Tujuan

Pengujian rangkaian keypad dilakukan agar keypad dapat dipastikan bekerja dengan baik sesuai dengan perencanaan. Dalam pelaksanaan pengukuran ini menggunakan multimeter dalam posisi ohm dengan cara menghubungkan seperti pada gambar dibawah ini, juga pada kolom dan baris yang lain.

Peralatan yang dibutukan dalam pengujian keypad ini adalah Ohmmeter.

Atau pengujian menggunakan diode led dan batterey 1,5 Volt.



Gambar 4.5 Rangkaian Pengujian Keypad 4x4

Tabel 4.4 Hasil Pengujian Keypad 4x4

Tombol	D a t a								
	Angka	B1	B2	B3	B4	K1	K2	K3	K4
0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	0	1	1
2	0	1	1	1	1	1	1	0	1
3	0	1	1	1	1	1	1	1	0
4	1	0	1	1	1	0	1	1	1
5	1	0	1	1	1	1	0	1	1

<b>6</b>	1	<b>0</b>	1	1	1	1	<b>0</b>	1
<b>7</b>	1	<b>0</b>	1	1	1	1	1	<b>0</b>
<b>8</b>	1	1	<b>0</b>	1	<b>0</b>	1	1	1
<b>9</b>	1	1	<b>0</b>	1	1	<b>0</b>	1	1
<b>A</b>	1	1	<b>0</b>	1	1	1	<b>0</b>	1
<b>B</b>	1	1	<b>0</b>	1	1	1	1	<b>0</b>
<b>C</b>	1	1	1	<b>0</b>	<b>0</b>	1	1	1
<b>D</b>	1	1	1	<b>0</b>	1	<b>0</b>	1	1
<b>E</b>	1	1	1	<b>0</b>	1	1	<b>0</b>	1
<b>F</b>	1	1	1	<b>0</b>	1	1	1	<b>0</b>

## 2. Analisa pengujian dan kesimpulan

Dalam hasil pengujian pada saat tombol angka ‘1’ ditekan yang terhubung adalah antara kolom 1 (K1) dan baris 1 (B1). Untuk lebih jelas dapat dilihat hasil pengujian seperti pada tabel. Nilai ‘0’ pada tabel baris dan kolom menunjukkan bahwa antara kolom dan baris tersebut terhubung sesuai dengan penekanan pada keypad.

### 4.2.5. Pengujian Rangkaian Keseluruhan

Pengujian rangkaian secara keseluruhan dilakukan dengan menghubungkan masing-masing rangkaian atau blok dan menjalankan perangkat lunak yang dibuat. Pengujian ini dimaksudkan untuk mengetahui apakah peralatan yang dibuat telah sesuai dengan perencanaan. Pengujian

menjalankan dan mengukur sudut pada kemudi arah dengan menggunakan busur derajat,

### **4.3. Pengujian Perangkat Lunak**

#### **4.3.1. Pengujian Program Assembly**

Pengujian program assembly ini dilakukan pada saat mengkompile program sumber assembly, yang merupakan kumpulan baris-baris perintah yang telah disimpan dengan *extention* ASM. Program ini dapat ditulis menggunakan *Software text editor* seperti *Notepad* atau *editor* DOS. Pada bagian proses assembly, program. ASM dikompile menjadi dua bagian, yaitu *listing assembly* \* .LST dan *program objek* \* .HEX yang berisiikan kode-kode yang hanya dikenali oleh mikrokontroller. Program inilah yang akan didownload ke mikrokontroller AT89S51.

## BAB V

### PENUTUP

#### 5.1.Kesimpulan

Berdasarkan dari perancangan dan pembuatan pengendali kemudi arah pada pesawat terbang dengan menggunakan teknologi mikrokonroller, maka dapat diambil kesimpulan sebagai berikut :

- Referensi pesawat terbang yang digunakan adalah pesawat terbang CASA 212 dan OV-10 BRONCO dengan sudut pembelokan maksimal 35 derajat.
- Dari hasil pengujian sensor potensiometer logaritmis dalam pergeseran persatu derajat digunakan cara pendekatan linier, didapatkan selisih nilai output yang sangat kecil dan tidak konstan sehingga ADC tidak dapat menghasilkan nilai output perbit secara presisi.
- Nilai output ADC akan mengikuti perubahan dari nilai resistansi pada sensor potensiometer.
- Rangkaian driver dapat aktif atau saturasi dengan output tegangan tidak akan lebih dari 5 volt Dc karena time/waktu yang dibutukan oleh relay untuk menyaklar sangat pendek dan cepat.
- Dalam pengujian sudut pembelokan pada kemudi arah dari  $0^{\circ}$  sampai  $35^{\circ}$  ini menggunakan busur derajat dengan selisih pergeseran antara kekiri dan kekanan sangatlah kecil.

- Berdasarkan keseluruhan hasil pengujian alat ini maka dapat dikatakan system bekerja dengan baik sesuai dengan apa yang direncanakan.

## 5.2. Saran

- Alat pengendali ini juga dapat dipakai pada Kendaraan Transportasi lainnya misalnya pada kapal laut.
- Pada pesawat terbang motor yang digunakan sebagai penggerak adalah *motor servo*. Dan pada alat ini menggunakan *motor DC* sebagai motor penggerak dengan sudut pembelokan yang dapat diatur dengan meminimal pembelokan per satu derajat.

# *LAMPIRAN*



INSTITUT TEKNOLOGI NASIONAL  
Jl. Bendungan Siqura-gura No. 2  
M A L A N G

FORMULIR BIMBINGAN SKRIPSI

Nama : Silvester Yoseph K. T.  
Nim : 9817059  
Masa Bimbingan : 27 Mar 2004 s/d 27-Sep-2004  
Judul Skripsi : Perancangan dan pembuatan alat pengendali(Kontrol)  
dari ketinggi arah pada pesawat terbang dengan  
menggunakan Mikrokontroller AT89S51

No	Tanggal	Uraian	Paraf Pembimbing
1.	31-05-04	Revisi proposal dan Diagram blok	✓
2.	25-09-04	Cari Reversensi Pesawat terbang	✓
3.	10-10-04	Revisi Gambar keseluruhan dan tambah skema rangkaian Op-Amp	✓
4.	13-12-04	Revisi Lengkap Gambar rangkaian ULN2003 dan Flowchart bab II	✓
5.	15-03-05	ACC seminar hasil	✓
6.	23-09-05	Ref Anatomi Pesawat dan gambar	✓
7.	28-03-05	ACC Bab IV, V,	✓
8.	28-03-05	Acc Makalah Skripsi	
9.			
10.			

Malang, 200  
Dosen Penimbting

Ir. Usman Djauanda, MM



INSTITUT TEKNOLOGI NASIONAL  
Jl. Bendungan Sigura-gura No. 2  
M A L A N G

FORMULIR BIMBINGAN SKRIPSI

Nama : Silvester Yoseph K. T.  
Nim : 9817059  
Masa Bimbingan : 27-Mar-2004 s/d 27-Sep-2004  
Judul Skripsi : Perancangan dan pembuatan alat pendekksi derajat kemiringan pada pesawat terbang menggunakan Mikrokontroler AT89S51

No	Tanggal	Uraian	Paraf Pembimbing
1.	2 des'04	acc bab I	<u>Nurul</u>
2.	10 des'04	acc bab II	<u>Nurul</u>
3.	16 des'04	revisi op amp.	<u>Nurul</u>
4.	18 des'04	flow chart, program.	<u>Nurul</u>
5.	2 maret'05	acc bab III	<u>Nurul</u>
6.	3 maret'05	acc makalah sumar	<u>Nurul</u>
7.	29-03-05	acc bab IV, V	
8.	28-03-05	Acc Makala Skripsi	
9.			
10.			

Malang, 200  
Dosen Pembimbing

M. Ibrahim Ashari, ST



**INSTITUT TEKNOLOGI NASIONAL MALANG  
FAKULTAS TEKNOLOGI INDUSTRI  
JURUSAN TEKNIK ELEKTRO S-1  
KONSENTRASI T. ELEKTRONIKA**

**LEMBAR BIMBINGAN SKRIPSI**


1. Nama : Silvester Yoseph Karolus Tadubun  
2. NIM : 98.17.059  
3. Jurusan : Teknik Elektro S-1  
4. Konsentrasi : Teknik Elektronika  
5. Judul Skripsi : Perancangan Dan Pembuatan Alat Pengendali Kemudi Arah Pada Ekor Pesawat Terbang Dengan Menggunakan Mikrokontroller AT89S51.  
6. Tanggal Pengujian Skripsi : 29 Maret 2005  
7. Selesai Pengujian Skripsi : 29 Maret 2005  
8. Pembimbing : 1. Ir. Usman Djuanda, MM  
                          2. M. Ibrahim Ashari, ST  
9. Telah Dievaluasi Dengan Nilai : 81 (Delapan Puluh satu) 81

**Diperiksa Dan Disetujui**


**Dosen Pembimbing I**

  
(Ir. Usman Djuanda, MM)  
NIP.P. 1018700143

**Dosen Pembimbing II**

  
(M. Ibrahim Ashari, ST)  
NIP.P. 1030100358

**Mengetahui,  
Ketua Jurusan T. Elektro S-1**

  
Ir. F. Yudi Limpraptono, MT  
NIP.P. 1039500274



INSTITUT TEKNOLOGI NASIONAL MALANG  
FAKULTAS TEKNOLOGI INDUSTRI  
JURUSAN TEKNIK ELEKTRO

## Formulir Perbaikan Ujian Skripsi

Dalam pelaksaraan Ujian Skripsi Janjang Strata 1 Jurusan Teknik Elektro Konsentrasi T. Energi Listrik / T. Elektronika, maka perlu adanya perbaikan skripsi untuk mahasiswa :

NAMA

N I M

Perbaikan meliputi

: JAMES VESTER YOSEPH KT

: 9817059

# Jadi di bantuan .

Malang,

200

( James Vester )



## Formulir Perbaikan Ujian Skripsi

Dalam pelaksanaan Ujian Skripsi Janjang Strata 1 Jurusan Teknik Elektro Konsentrasi T. Energi Listrik / T. Elektronika, maka perlu adanya perbaikan skripsi untuk mahasiswa :

NAMA : SILVESTER YKI  
NIM : 9817059  
Perbaikan meliputi

.) Fluoroskop

.) JUDUL

.) TABEL & PENBUJUAN

TERANCANGAN DAN PEMBUATAN ALAT

PENGENDALI ILEMUDI ARAH PADA

EIKOR PESAWAT TERBANG DENGAN

MENGUNAKAN MILRORON THOLEN AT 39551

Malang, 29-3- 2005



INSTITUT TEKNOLOGI NASIONAL MALANG  
FAKULTAS TEKNOLOGI INDUSTRI  
JURUSAN TEKNIK ELEKTRO S-1  
KONSENTRASI T. ELEKTRONIKA

FORMOLIR PERBAIKAN SKRIPSI


Nama : Silvester Yoseph Karolus Tadubun  
NIM : 98.17.059  
Masa Bimbingan : 27 Maret 2004 – 27 Maret 2005  
Judul Skripsi : Perancangan Dan Pembuatan Alat Pengendali Kemudi Arah Pada Ekor Pesawat Terbang Dengan Menggunakan Mikrokontroller AT89S51.


No	Tanggal	Materi Perbaikan	Paraf Pembimbing
1	04 April 2005	Judul disesuaikan (perancangan dan pembuatan alat pengendali kemudi arah pada ekor pesawat terbang dengan menggunakan mikrokontroller AT89S51)	
2	04 April 2005	Flow chart	
3	04 April 2005	Tabel-tabel pengujian	

Disetujui :

  
( Ir. Sidik Noerjahjono, MT )  
Penguji I


Dosen Pembimbing I

  
( Ir. Usman Djuanda, MM )  
NIP.P. 1018700143

  
( Joseph Dedy Irawan, ST, MT )  
Penguji II

Dosen Pembimbing II

  
( M. Ibrahim Ashari, ST )  
NIP.P. 1030100358



TABL  
KEMUDI EX2R PESAWAT BERLANDAR AT90SC


Line	Name	Description
A1	Number	
Date: 5.5.2011	Sheet of	1
File: C:\OPW\SC\Backup\ex2r\Ex2r.vdo	Drawn By: SILVESTER	

1


2


3



4



Title	Date	Version
5000	10/00/05	
A4		
Date:	7/28/2005	Sheet 6
File:	C:\My Documents\Backup of Final UDB	Drawn By:







```

;*****
;JUDUL: KEMUDI ARAH PESAWAT USE AT89S51
;OLEH : SILVESTER
;NIM  : 98.17.059
;ON MARCH 2005
;*****

;*****
;port definition
;*****



rs           bit     P2.5      ;instruksi/write
data
rw           bit     P2.6      ;read/write
cs           bit     P2.7      ;chip select LCD
adc_int      bit     P2.4      ;adc_intr
wait_me     bit     2fh.0    ;bit konfirmasi OK
m_arah       bit     P2.0      ;Arah motor ke
               kiri/kanan
m_active     bit     P2.1      ;start/stop motor
last_arah    equ     50h      ;data arah terakhir
keydata      equ     70h      ;data keydata
digit1       equ     71h      ;puluhan derajat
digit2       equ     72h      ;satuan derajat
digit11      equ     73h      ;ratusan adc
digit22      equ     74h      ;puluhan adc
digit33      equ     75h      ;satuan adc
arah         equ     76h      ;arah kiri/kanan
arah_data    equ     77h      ;data xx step
derajat      equ     78h      ;data derajat
derajat2     equ     79h      ;data derajat
display

```

```
c4          bit    P3.0      ;colum 4
c3          bit    P3.1      ;colum 3
c2          bit    P3.2      ;colum 2
c1          bit    P3.3      ;colum 1
b4          bit    P3.4      ;baris 4
b3          bit    P3.5      ;baris 3
b2          bit    P3.6      ;baris 2
b1          bit    P3.7      ;baris 1

;*****
;main program here
;*****

org 0
call init_LCD
    setb m_arah           ;reset arah motor
    setb m_active          ;reset motor
    setb wait_me           ;kondisi awal bit

konfirmasi
    mov last_arah,#0
    call my_id
    call detect

;*****
;identitas information
;*****


my_id:  mov DPTR, #ID1
        call line1
        call wr_lcd
        mov DPTR, #ID2
        call line2
        call wr_lcd
```

```
call dl_id100
mov DPTR,#ID3
call line1
call wr_lcd
mov DPTR,#ID4
call line2
call wr_lcd

call dl_id100
mov DPTR,#ID5
call line1
call wr_lcd
mov DPTR,#ID6
call line2
call wr_lcd
call dl_id100

mov DPTR,#MENU
call line1
call wr_lcd
call inputxx      ;** deg
ret

;*****sub routine detect penekanan tombol*****
detect: call keypad
        mov A,keydata
        cjne A,#0FFH,tekanl ;wait penekanan
tombol
```

```
sjmp detect
tekan1:

;*****sub routine detect puluhan keypad*****
;*****sub routine detect puluhan keypad*****
dg0: cjne A,#0,dg1
    call line2
    mov A,#30H
    call wr_data
    sjmp puluhan
dg1: cjne A,#1,dg2
    call line2
    mov A,#31H
    call wr_data
    sjmp puluhan
dg2: cjne A,#2,dg3
    call line2
    mov A,#32H
    call wr_data
    sjmp puluhan
dg3:   cjne A,#3,detect
    call line2
    mov A,#33H
    call wr_data
puluhan:
    anl A,#0FH
    mov digit1,A
```

```
;*****  
;sub routine detect satuan keypad  
;*****  
tekan2:    call keypad  
  
          mov  A, keydata  
          cjne A, #0FFH, dg00  
          sjmp tekan2  
dg00:     cjne A, #0, dg11  
          mov  A, #30H  
          call wr_data  
          jmp  satuan  
dg11:     cjne A, #1, dg22  
          mov  A, #31H  
          call wr_data  
          jmp  satuan  
dg22:     cjne A, #2, dg33  
          mov  A, #32H  
          call wr_data  
          jmp  satuan  
dg33:     cjne A, #3, dg44  
          mov  A, #33H  
          call wr_data  
          jmp  satuan  
dg44:     cjne A, #4, dg55  
          mov  A, #34H  
          call wr_data  
          jmp  satuan  
dg55:     cjne A, #5, dg66  
          mov  A, #35H  
          call wr_data
```

```
        jmp  satuan
dg66:    cjne A,#6,dg77
        mov  A,#36H
        call wr_data
        jmp  satuan
dg77:    cjne A,#7,dg88
        mov  A,#37H
        call wr_data
        jmp  satuan
dg88:    cjne A,#8,dg99
        mov  A,#38H
        call wr_data
        jmp  satuan
dg99:    cjne A,#9,dg10
        mov  A,#39H
        call wr_data
        sjmp satuan
dg10:   cjne A,#0EH,tekan2
        jmp  ok_batal1

;*****routine write data keypad to lcd*****
;*****routine write data keypad to lcd*****
satuan:  anl  A,#0FH
        mov  digit2,A
        mov  A,#0DH
        call wr_inst
        mov  A,#0C7H
        call wr_inst
        mov  A,#7FH
        call wr_data
```

```

        mov      A, #'*'
        call     wr_data
        mov      A, #7EH
        call     wr_data
        mov      A, #0C8H
        call     wr_inst
ok2:   lcall    keypad
        mov      A, keydata
        cjne A, #0FFH, ok_kiri
        sjmp ok2

;*****sub routine tombol kiri*****
;*****sub routine tombol kanan*****

ok_kiri:
        cjne A, #0CH, ok_kanan
        clr      wait_me           ;tandai bit OK
        mov      arah, #00H         ;tandai arah kiri
        mov      A, #0C7H
        call    wr_inst
        mov      DPTR, #kiri
        call    wr_lcd
        jmp    ok_proses

;*****sub routine tombol kanan*****
;*****sub routine tombol batal*****

ok_kanan:
        cjne A, #0DH, ok_batal2
        clr      wait_me           ;tanda bit OK
        mov      arah, #01H         ;tanda arah kanan

```

```
    mov A, #0C7H
    call wr_inst
    mov DPTR, #KANAN
    call wr_lcd
    jmp ok_proses

;*****sub routine tombol batal*****
;*****ok_batal2:
ok_batal2:
    cjne A, #0EH, ok_proses
ok_batal1:
    setb wait_me           ;clear bit OK
    mov arah, #0FFH         ;clear arah
kiri/kanan
    mov A, last_arah
    cjne A, #0, ok_batal3
    call linel
    mov DPTR, #MENU
    call wr_lcd
    sjmp ok_batal4
ok_batal3:
    call linel
    mov A, last_arah
    mov B, #10
    div AB
    add A, #30H
    call wr_data
    mov A, B
    add A, #30H
    call wr_data
```

```

ok_batal4:
    call      inputxx
    jmp       detect

;*****sub routine tombol OK*****
;*****sub routine ambil data derajat*****

ok_proses:
    cjne A,#0FH,ok2
    jb      wait_me,ok2
        setb    wait_me
    mov   A,#0CH
    call wr_inst
        mov     A,arah
    arah0: cjne   A,#00H,arah1      ;jika A=0 maka kiri
dipilih
        call    xx_step
        jmp    l_step

    arah1: cjne   A,#01H,arah0      ;jika A=1 maka
kanan dipilih
        call    xx_step
        jmp    r_step

;*****sub routine ambil data derajat*****
;*****sub routine ambil data derajat*****


xx_step:mov    A,digit1
        mov    B,#10
        mul    AB
        add    A,digit2

```

```
        cjne    A,#0,ok_step
        call    inputxx
        jmp    detect
ok_step:mov    derajat,A
        mov    arah_data,A
        mov    derajat2,#0
        ret

;*****sub routine keypad*****
;*****sub routine keypad*****

keypad:
key1:   mov    P3,#0F7H
        jb    B1,key2
k1: jnb  B1,$
        mov    keydata,#0
        ret
key2:   jb    B2,key3
k2: jnb  B2,$
        mov    keydata,#4
        ret
key3:   jb    B3,key4
k3: jnb  B3,$
        mov    keydata,#8
        ret
key4:   jb    B4,key5
k4: jnb  B4,$
        mov    keydata,#0CH
        ret
key5:   mov    P3,#0FBH
        jb    B1,key6
```

```
k5: jnb B1,$
      mov     keydata,#1
      ret

key6: jb      B2,key7
k6: jnb B2,$
      mov     keydata,#5
      ret

key7: jb      B3,key8
k7: jnb B3,$
      mov     keydata,#9
      ret

key8: jb      B4,key9
k8: jnb B4,$
      mov     keydata,#0DH
      ret

key9: mov     P3,#0FDH
      jb      B1,key10

k9: jnb B1,$
      mov     keydata,#2
      ret

key10: jb      B2,key11
k10: jnb B2,$
      mov     keydata,#6
      ret

key11: jb      B3,key12
k11: jnb B3,$
      mov     keydata,#0AH
      ret

key12: jb      B4,key13
k12: jnb B4,$
      mov     keydata,#0EH
```

```
        ret
key13: mov      P3,#0FEH
        jb       B1,key14
k13: jnb     B1,$
        mov      keydata,#3
        ret
key14: jb      B2,key15
k14: jnb     B2,$
        mov      keydata,#7
        ret
key15: jb      B3,key16
k15: jnb     B3,$
        mov      keydata,#0BH
        ret
key16: jb      B4,nokey
k16: jnb     B4,$
        mov      keydata,#0FH
        ret
nokey: mov      keydata,#0FFH
        ret

;*****
;subroutine initial LCD
;*****
init_LCD:
        nop
        mov      A,#3FH ; clear display n
        call    wr_inst
        mov      A,#01H ; function set 8 bit
        call    wr_inst
```

```
        mov      A,#06H ; entry mode kurSOR ke kanan
data tctap
        call    wr_inst
        mov      A,#0DH ; display ON, kurSOR not
display, kurSOR tidak kedip
        call    wr_inst
        ret

;*****sub routine write data to lcd use DPTR*****
;*****sub routine write data to lcd use DPTR*****
wr_lcd:   clr  A
        movc A,@A+DPTR
        call wr_data
        inc   DPTR
        cjne A,#0,wr_lcd
        ret

;*****sub routine baris 1
;*****sub routine baris 1
line1:   mov  A,#80H
        call wr_inst
        ret

;*****sub routine baris 2
;*****sub routine baris 2
line2:   mov  A,#0C0H
        call wr_inst
        ret
```

```

;*****  

;sub routine write instruksi to LCD  

;*****  

wr_inst:  

    clr      rw      ;mode write to LCD  

    clr      rs      ;untuk menuliskan isntruksi  

write:  

    mov  P0,A  

    setb   cs  

    clr   cs  

    call dl_lcd  

    setb   cs  

    ret  

;*****  

;sub routine write data to LCD  

;*****  

wr_data:  

    clr      rw      ;mode write to LCD  

    setb   rs      ;untuk menuliskan data /  

character  

    jmp  write  

;*****  

;sub routine delay LCD  

;*****  

dl_lcd:  mov  R0,#0  

d11:    mov   R1,#20  

        djnz R1,$  

        djnz R0,d11

```

```
    ret

;*****  
;sub routine delay ID  
;*****  
dl_id:    mov  R0,#255  
d12:   mov  R1,#255  
        djnz R1,$  
        djnz R0,d12  
        ret  
dl_id100:  
        mov  R2,#20  
d13:  call dl_id  
        djnz R2,d13  
        ret

;*****  
;sub routine ambil data adc  
;*****  
adc_data:  
        mov     A,#0CH  
        call    wr_inst  
        mov     A,#8DH  
        call    wr_inst  
        call    adc_input  
        mov     A,#30H  
        add    A,digit11  
        call    wr_data  
        mov     A,#30H  
        add    A,digit22  
        call    wr_data
```

```

        mov      A,#30H
        add      A,digit33
        call     wr_data
        ret

adc_input:
        clr      adc_int ; start konversi
        setb    adc_int ; stop  konversi
EOC: jb     ADC_INT,EOC
        mov      A,P1      ; baca data melalui P1
        call dl_adc
        call convert
        ret

dl_adc:  mov   R0,#50
dl_adcl:mov   R1,#30
        djnz  R1,$
        djnz  R0,dl_adcl
        ret

;*****subroutine konversi nilai Hex adc menjadi ASCII LCD*****
;*****subroutine konversi nilai Hex adc menjadi ASCII LCD*****
;*****subroutine konversi nilai Hex adc menjadi ASCII LCD*****


Convert:
        mov      R0,A
        mov      B,#100
        div      AB
        mov      digit11,A
        mov      A,B
        mov      B,#10
        div      AB
        mov      digit22,A
        mov      digit33,B

```

```

    ret

;*****sub routine step ke kiri*****
;*****decrement*****

l_step: mov      A,last_arah
        cjne    A,#0,l_stepp ;jika Last_arah<>0
decrement
        clr      2FH.7          ;jika last_arah=0
increment

        sjmp    l_stepp

l_stepp:
        jb      2FH.6,ppp
        setb    2FH.7
        sjmp    l_stepp
ppp:   clr      2FH.7

l_stepp:
        nop
        call    adc_data
        call    degree
sss0:  jb      2FH.7,sss
call    max
        call    r_posisi
        mov     A,#87H
        call    wr_inst
        mov     A,#7FH
        call    wr_data
        setb    2FH.6
        sjmp    sss2
sss:   call    l_posisi

```

```

        mov      A, last_arah
        cjne    A, #0, sss2
        clr     2FH.7
        mov      last_arah, #0FFH
        mov      A, #87H
        call    wr_inst
        mov      A, #7FH
        call    wr_data
        sjmp   sss0

sss2:
        nop
        setb   m_arah           ;arah kiri
        call   dl_mtr
        clr    m_active          ;putar motor
        call   dl_step
        setb   m_active          ;stop motor
        djnz  arah_data,l_stepp
        setb   m_active          ;motor off
        setb m_arah           ;arah off
        call   input0
        call   dl_idl00
        call   inputxx
        jmp    detect

;*****sub routine step ke kanan*****
;r_step:
        nop
        call   adc_data
        call   degree

```

```
        mov      A, last_arah
        cjne    A, #0, oo00
        setb    2FH.7
oo00:   jb      2FH.7, oo11
        call    l_posisi
        clr     2FH.7
        sjmp   oo22

coll:
        call    max
        call    r_posisi
        clr     2FH.6
        mov     A, #87H
        call    wr_inst
        mov     A, #7EH
        call    wr_data
        sjmp   oo33

oo22:   mov     A, last_arah
        cjne    A, #0, oo33
        setb    2FH.7
        setb    2FH.6
        mov     last_arah, #0FFH
        mov     A, #87H
        call    wr_inst
        mov     A, #7EH
        call    wr_data
        sjmp   oo00

oo33:   nop
        clr     m_arah           ;arah kanan
        call    dl_mtr
        clr     m_active          ;putar motor
        call    dl_step
```

```

        setb    m_active           ;stop motor
        djnz    arah_data,r_step
        setb    m_active

        setb    m_arah
        call    input0
        call    dl_id100
        call    inputxx
        jmp    detect

input0: mov    A,last_arah
        cjne   A,#0,inputx
        mov    DPTR,#MENU
        call    linel
        call    wr_lcd

inputx: ret
;*****
;sub routine untuk menulis ** deg line 2
;*****

inputxx:mov    DPTR,#MENU2
        call    line2
        call    wr_lcd
        mov    A,#0DH
        call    wr_inst
        call    line2
        ret
;*****
;sub routine jika sudut melebihi batas max 35 degree
;*****


max:   mov    A,last_arah
        cjne   A,#35,ok_right
        call    line2

```

```
        mov      D PTR, #MAXIMAL
        call     wr_lcd
        call     dl_id100
        call     inputxx
        jmp     detect

ok_right:
        ret

r_posisi:
        inc     last_arah
        call    posisi_ok
        ret

l_posisi:
        dec     last_arah
        call    posisi_ok
        ret

posisi_ok:
        lcall   linel
        mov     A, last_arah
        mov     B, #10
        div     AB
        add     A, #30H
        call    wr_data
        mov     A, B
        add     A, #30H
        call    wr_data
        mov     A, '# '
        call    wr_data
        mov     A, #'d'
        call    wr_data
        mov     A, #'e'
        call    wr_data
```

```
        mov      A, #'g'
        call    wr_data
        mov      A, #' '
        call    wr_data
        ret

dl_mtr: mov      R0,#10
dl_mtrl:mov     R1,#100
        djnz   R1,$
        djnz   R0,dl_mtrl
        ret

;*****
;sub routine counter derajat
;*****

degree: call    line2
        inc     derajat2
        mov      A,derajat2
        mov      B,#10
        mov      A,derajat2
        div     AB
        add     A,#30H
        call    wr_data
        mov      A,B
        add     A,#30H
        call    wr_data
        ret
```

```
;*****  
;sub routine delay step  
;*****  
dl_step:mov      R7,#12    ;setting derajat/step  
dl_step1:  
    mov      TMOD,#01          ;mode 16 bit  
    mov      TH0,#0FCH          ;D8  
    mov      TL0,#17H           ;EF  
    setb   TR0  
dl_step2:  
    nop  
    jbc    TF0,counter  
    sjmp   dl_step2  
counter:  
    djnz   R7,dl_step1  
    ret  
;*****  
;Data Pointer  
;*****  
ID1: DB ' KONTROL KEMUDI ',0  
ID2: DB ' ARAH PESAWAT ',0  
ID3: DB 'SILVESTER Y.K.T.',0  
ID4: DB ' 98.17.059 ',0  
ID5: DB ' ELEKTRONIKA S1 ',0  
ID6: DB ' ITN MALANG ',0  
MENU:  DB 'INPUT : ',0  
MENU2: DB '** deg ',0  
KIRI:  DB '□- ',0  
KANAN: DB ' -- ',0  
MAXIMAL:DB 'SORRY MAX 35 deg',0  
End
```

## ***REFERENSI***

---

## Features

Compatible with MCS-51® Products  
4K Bytes of In-System Programmable (ISP) Flash Memory  
– Endurance: 1000 Write/Erase Cycles  
4.0V to 5.5V Operating Range  
Fully Static Operation: 0 Hz to 33 MHz  
Three-level Program Memory Lock  
128 x 8-bit Internal RAM  
32 Programmable I/O Lines  
Two 16-bit Timer/Counters  
Six Interrupt Sources  
Full Duplex UART Serial Channel  
Low-power Idle and Power-down Modes  
Interrupt Recovery from Power-down Mode  
Watchdog Timer  
Dual Data Pointer  
Power-off Flag  
Fast Programming Time  
Flexible ISP Programming (Byte and Page Mode)

## Description

The AT89S51 is a low-power, high-performance CMOS 8-bit microcontroller with 4K bytes of in-system programmable Flash memory. The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with in-system programmable Flash on a monolithic chip, the Atmel AT89S51 is a powerful microcontroller which provides a highly-flexible and cost-effective solution to many embedded control applications.

The AT89S51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, Watchdog timer, two data pointers, two 16-bit timer/counters, a five-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next external interrupt or hardware reset.




## 8-bit Microcontroller with 4K Bytes In-System Programmable Flash

### AT89S51




## in Configurations


PDIP




PLCC



TQFP



## Block Diagram



## In Description

CC	Supply voltage.
IND	Ground.
Port 0	<p>Port 0 is an 8-bit open drain bidirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to Port 0 pins, the pins can be used as high-impedance inputs.</p> <p>Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external program and data memory. In this mode, P0 has internal pull-ups.</p> <p>Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. <b>External pull-ups are required during program verification.</b></p>
Port 1	<p>Port 1 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (<math>I_{IL}</math>) because of the internal pull-ups.</p> <p>Port 1 also receives the low-order address bytes during Flash programming and verification.</p>
Port 2	<p>Port 2 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (<math>I_{IL}</math>) because of the internal pull-ups.</p> <p>Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pull-ups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.</p> <p>Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.</p>
Port 3	<p>Port 3 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (<math>I_{IL}</math>) because of the pull-ups.</p> <p>Port 3 receives some control signals for Flash programming and verification.</p> <p>Port 3 also serves the functions of various special features of the AT89S51, as shown in the following table.</p>

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	WR (external data memory write strobe)
P3.7	RD (external data memory read strobe)

**ST**

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device. This pin drives High for 98 oscillator periods after the Watchdog times out. The DISRTO bit in SFR AUXR (address 8EH) can be used to disable this feature. In the default state of bit DISRTO, the RESET HIGH out feature is enabled.

**LE/PROG**

Address Latch Enable (ALE) is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

**SEN**

Program Store Enable (PSEN) is the read strobe to external program memory.

When the AT89S51 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory.

**VPP**

External Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset.

EA should be strapped to V<sub>CC</sub> for internal program executions.

This pin also receives the 12-volt programming enable voltage (V<sub>PP</sub>) during Flash programming.

**AL1**

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

**AL2**

Output from the inverting oscillator amplifier



## Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

Table 1. AT89S51 SFR Map and Reset Values

0F8H								0FFH
0F9H	B 00000000							0F7H
0EAH								0EFH
0EOH	ACC 00000000							0E7H
0D8H								0DFH
000H	PSW 00000000							0D7H
0C8H								0CFH
0C0H								0C7H
0B8H	IP XX000000							0BFH
0B0H	P3 11111111							0B7H
0A8H	IE 0X000000							0AFH
0A0H	P2 11111111		AUXR1 XXXXXXX0			WDTRST XXXXXXXX		0A7H
98H	SCON 00000000	SBUF XXXXXXXX						9FH
90H	P1 11111111							97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000	AUXR XXX00XX0	BFH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000		PCON 0XXX0000
								87H

User software should not write 1s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

**Interrupt Registers:** The individual interrupt enable bits are in the IE register. Two priorities can be set for each of the five interrupt sources in the IP register.

**Table 2. AUXR: Auxiliary Register**

AUXR		Address = 8EH							Reset Value = XXX00XX0B			
		Not Bit Addressable										
Bit	-	-	-	WDIDLE	DISRTO	-	-	DISALE				
	7	6	5	4	3	2	1	0				
-	Reserved for future expansion											
DISALE	Disable/Enable ALE											
	DISALE Operating Mode											
0	ALE is emitted at a constant rate of 1/6 the oscillator frequency											
1	ALE is active only during a MOVX or MOVC instruction											
DISRTO	Disable/Enable Reset out											
	DISRTO											
0	Reset pin is driven High after WDT times out											
1	Reset pin is input only											
WDIDLE	Disable/Enable WDT in IDLE mode											
	WDIDLE											
0	WDT continues to count in IDLE mode											
1	WDT halts counting in IDLE mode											

**Dual Data Pointer Registers:** To facilitate accessing both internal and external data memory, two banks of 16-bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR AUXR1 selects DP0 and DPS = 1 selects DP1. The user should always initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.





**Power Off Flag:** The Power Off Flag (POF) is located at bit 4 (PCON.4) in the PCON SFR. POF is set to "1" during power up. It can be set and rest under software control and is not affected by reset.

Table 3. AUXR1: Auxiliary Register 1

AUXR1								Reset Value = XXXXXXXX0B
Not Bit Addressable								
Bit	7	6	5	4	3	2	1	DPS
-	-	-	-	-	-	-	-	
-	Reserved for future expansion							
DPS	Data Pointer Register Select							
DPS								
0	Selects DPTR Registers DP0L, DP0H							
1	Selects DPTR Registers DP1L, DP1H							

## Memory Organization

### Program Memory

MCS-51 devices have a separate address space for Program and Data Memory. Up to 64K bytes each of external Program and Data Memory can be addressed.

### Data Memory

If the **EA** pin is connected to GND, all program fetches are directed to external memory. On the AT89S51, if **EA** is connected to **V<sub>CC</sub>**, program fetches to addresses 0000H through FFFFH are directed to internal memory and fetches to addresses 1000H through FFFFH are directed to external memory.

### Watchdog Timer Enabled with Reset-out)

The AT89S51 implements 128 bytes of on-chip RAM. The 128 bytes are accessible via direct and indirect addressing modes. Stack operations are examples of indirect addressing, so the 128 bytes of data RAM are available as stack space.

The WDT is intended as a recovery method in situations where the CPU may be subjected to software upsets. The WDT consists of a 14-bit counter and the Watchdog Timer Reset (WDTRST) SFR. The WDT is defaulted to disable from exiting reset. To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST register (SFR location 0A6H). When the WDT is enabled, it will increment every machine cycle while the oscillator is running. The WDT timeout period is dependent on the external clock frequency. There is no way to disable the WDT except through reset (either hardware reset or WDT overflow reset). When WDT overflows, it will drive an output RESET HIGH pulse at the RST pin.

### Using the WDT

To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST register (SFR location 0A6H). When the WDT is enabled, the user needs to service it by writing 01EH and 0E1H to WDTRST to avoid a WDT overflow. The 14-bit counter overflows when it reaches 16383 (3FFFH), and this will reset the device. When the WDT is enabled, it will increment every machine cycle while the oscillator is running. This means the user must reset the WDT at least every 16383 machine cycles. To reset the WDT the user must write 01EH and 0E1H to WDTRST. WDTRST is a write-only register. The WDT counter cannot be read or written. When WDT overflows, it will generate an output RESET pulse at the RST pin. The RESET pulse duration is 98xTOSC, where TOSC=1/FOSC. To make the best use of the WDT, it

**AT89S51**

should be serviced in those sections of code that will periodically be executed within the time required to prevent a WDT reset.

## **VDT During Power-down and Idle**

In Power-down mode the oscillator stops, which means the WDT also stops. While in Power-down mode, the user does not need to service the WDT. There are two methods of exiting Power-down mode: by a hardware reset or via a level-activated external interrupt, which is enabled prior to entering Power-down mode. When Power-down is exited with hardware reset, servicing the WDT should occur as it normally does whenever the AT89S51 is reset. Exiting Power-down with an interrupt is significantly different. The interrupt is held low long enough for the oscillator to stabilize. When the interrupt is brought high, the interrupt is serviced. To prevent the WDT from resetting the device while the interrupt pin is held low, the WDT is not started until the interrupt is pulled high. It is suggested that the WDT be reset during the interrupt service for the interrupt used to exit Power-down mode.

To ensure that the WDT does not overflow within a few states of exiting Power-down, it is best to reset the WDT just before entering Power-down mode.

Before going into the IDLE mode, the WDIDLE bit in SFR AUXR is used to determine whether the WDT continues to count if enabled. The WDT keeps counting during IDLE (WDIDLE bit = 0) as the default state. To prevent the WDT from resetting the AT89S51 while in IDLE mode, the user should always set up a timer that will periodically exit IDLE, service the WDT, and reenter IDLE mode.

With WDIDLE bit enabled, the WDT will stop to count in IDLE mode and resumes the count upon exit from IDLE.

## **UART**

The UART in the AT89S51 operates the same way as the UART in the AT89C51. For further information on the UART operation, refer to the ATMEL Web site (<http://www.atmel.com>). From the home page, select 'Products', then '8051-Architecture Flash Microcontroller', then 'Product Overview'.

## **Timer 0 and 1**

Timer 0 and Timer 1 in the AT89S51 operate the same way as Timer 0 and Timer 1 in the AT89C51. For further information on the timers' operation, refer to the ATMEL Web site (<http://www.atmel.com>). From the home page, select 'Products', then '8051-Architecture Flash Microcontroller', then 'Product Overview'.

## **Interrupts**

The AT89S51 has a total of five interrupt vectors: two external interrupts (INT0 and INT1), two timer interrupts (Timers 0 and 1), and the serial port interrupt. These interrupts are all shown in Figure 1.

Each of these interrupt sources can be individually enabled or disabled by setting or clearing a bit in Special Function Register IE. IE also contains a global disable bit, EA, which disables all interrupts at once.


Note that Table 4 shows that bit position IE.6 is unimplemented. In the AT89S51, bit position IE.5 is also unimplemented. User software should not write 1s to these bit positions, since they may be used in future AT89 products.

The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which the timers overflow. The values are then polled by the circuitry in the next cycle.



**Table 4.** Interrupt Enable (IE) Register


(MSB)		(LSB)					
EA	-	-	ES	ET1	EX1	ET0	EX0
Enable Bit = 1 enables the interrupt.							
Enable Bit = 0 disables the interrupt.							
Symbol	Position	Function					
EA	IE.7	Disables all interrupts. If EA = 0, no interrupt is acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit.					
-	IE.6	Reserved					
-	IE.5	Reserved					
ES	IE.4	Serial Port interrupt enable bit					
ET1	IE.3	Timer 1 interrupt enable bit					
EX1	IE.2	External interrupt 1 enable bit					
ET0	IE.1	Timer 0 interrupt enable bit					
EX0	IE.0	External interrupt 0 enable bit					
User software should never write 1s to reserved bits, because they may be used in future AT89 products.							

**Figure 1.** Interrupt Sources

## Oscillator Characteristics


XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier that can be configured for use as an on-chip oscillator, as shown in Figure 2. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven, as shown in Figure 3. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.

**Figure 2.** Oscillator Connections



Note: C1, C2 = 30 pF ±10 pF for Crystals = 40 pF ±10 pF for Ceramic Resonators

**Figure 3.** External Clock Drive Configuration



## Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special function registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Note that when idle mode is terminated by a hardware reset, the device normally resumes program execution from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when idle mode is terminated by a reset, the instruction following the one that invokes idle mode should not write to a port pin or to external memory.

## Power-down Mode

In the Power-down mode, the oscillator is stopped, and the instruction that invokes Power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the Power-down mode is terminated. Exit from Power-down mode can be initiated either by a hardware reset or by activation of an enabled external interrupt into INT0 or INT1. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V<sub>CC</sub> is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

**Table 5.** Status of External Pins During Idle and Power-down Modes

Mode	Program Memory	ALE	PSEN	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power-down	Internal	0	0	Data	Data	Data	Data
Power-down	External	0	0	Float	Data	Data	Data

## Program Memory Lock Bits

The AT89S51 has three lock bits that can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the following table.

**Table 6.** Lock Bit Protection Modes

Program Lock Bits				Protection Type
	LB1	LB2	LB3	
1	U	U	U	No program lock features
2	P	U	U	MOV C instructions executed from external program memory are disabled from fetching code bytes from internal memory, EA is sampled and latched on reset, and further programming of the Flash memory is disabled
3	P	P	U	Same as mode 2, but verify is also disabled
4	P	P	P	Same as mode 3, but external execution is also disabled

When lock bit 1 is programmed, the logic level at the EA pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value and holds that value until reset is activated. The latched value of EA must agree with the current logic level at that pin in order for the device to function properly.

## Programming the Flash – Parallel Mode

The AT89S51 is shipped with the on-chip Flash memory array ready to be programmed. The programming interface needs a high-voltage (12-volt) program enable signal and is compatible with conventional third-party Flash or EPROM programmers.

The AT89S51 code memory array is programmed byte-by-byte.

**Programming Algorithm:** Before programming the AT89S51, the address, data, and control signals should be set up according to the Flash programming mode table and Figures 13 and 14. To program the AT89S51, take the following steps:

1. Input the desired memory location on the address lines.
2. Input the appropriate data byte on the data lines.
3. Activate the correct combination of control signals.
4. Raise EA/V<sub>PP</sub> to 12V.
5. Pulse ALE/PROG once to program a byte in the Flash array or the lock bits. The byte-write cycle is self-timed and typically takes no more than 50 µs. Repeat steps 1 through 5, changing the address and data for the entire array or until the end of the object file is reached.

**Data Polling:** The AT89S51 features Data Polling to indicate the end of a byte write cycle. During a write cycle, an attempted read of the last byte written will result in the complement of the written data on P0.7. Once the write cycle has been completed, true data is valid on all outputs, and the next cycle may begin. Data Polling may begin any time after a write cycle has been initiated.

**Ready/Busy:** The progress of byte programming can also be monitored by the RDY/BSY output signal. P3.0 is pulled low after ALE goes high during programming to indicate BUSY. P3.0 is pulled high again when programming is done to indicate READY.

**Program Verify:** If lock bits LB1 and LB2 have not been programmed, the programmed code data can be read back via the address and data lines for verification. The status of the individual lock bits can be verified directly by reading them back.

**Reading the Signature Bytes:** The signature bytes are read by the same procedure as a normal verification of locations 000H, 100H, and 200H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows.

- (000H) = 1EH indicates manufactured by Atmel
- (100H) = 51H Indicates 89S51
- (200H) = 06H

**Chip Erase:** In the parallel programming mode, a chip erase operation is initiated by using the proper combination of control signals and by pulsing ALE/PROG low for a duration of 200 ns - 500 ns.

In the serial programming mode, a chip erase operation is initiated by issuing the Chip Erase instruction. In this mode, chip erase is self-timed and takes about 500 ms.

During chip erase, a serial read from any address location will return 00H at the data output.

## Programming the Flash – Serial Mode

### Serial Programming Algorithm

The Code memory array can be programmed using the serial ISP interface while RST is pulled to V<sub>cc</sub>. The serial interface consists of pins SCK, MOSI (input) and MISO (output). After RST is set high, the Programming Enable instruction needs to be executed first before other operations can be executed. Before a reprogramming sequence can occur, a Chip Erase operation is required.

The Chip Erase operation turns the content of every memory location in the Code array into FFH.

Either an external system clock can be supplied at pin XTAL1 or a crystal needs to be connected across pins XTAL1 and XTAL2. The maximum serial clock (SCK) frequency should be less than 1/16 of the crystal frequency. With a 33 MHz oscillator clock, the maximum SCK frequency is 2 MHz.

To program and verify the AT89S51 in the serial programming mode, the following sequence is recommended:

1. Power-up sequence:  
Apply power between VCC and GND pins.  
Set RST pin to "H".  
If a crystal is not connected across pins XTAL1 and XTAL2, apply a 3 MHz to 33 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.
2. Enable serial programming by sending the Programming Enable serial instruction to pin MOSI/P1.5. The frequency of the shift clock supplied at pin SCK/P1.7 needs to be less than the CPU clock at XTAL1 divided by 16.
3. The Code array is programmed one byte at a time in either the Byte or Page mode. The write cycle is self-timed and typically takes less than 0.5 ms at 5V.
4. Any memory location can be verified by using the Read instruction that returns the content at the selected address at serial output MISO/P1.6.
5. At the end of a programming session, RST can be set low to commence normal device operation.



## Power-off sequence (if needed):

- Set XTAL1 to "L" (if a crystal is not used).
- Set RST to "L".
- Turn V<sub>CC</sub> power off.

**Data Polling:** The Data Polling feature is also available in the serial mode. In this mode, during a write cycle an attempted read of the last byte written will result in the complement of the MSB of the serial output byte on MISO.

## Serial Programming Instruction Set

## Programming Interface – Parallel Mode

The Instruction Set for Serial Programming follows a 4-byte protocol and is shown in Table 8 on page 18.



Every code byte in the Flash array can be programmed by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

Table 7. Flash Programming Modes

Mode	V <sub>CC</sub>	RST	PSEN	ALE/ PROG	EA/ V <sub>PP</sub>	P2.6	P2.7	P3.3	P3.6	P3.7	P0.7-0 Data	P2.3-0	P1.7-0
												Address	
Write Code Data	5V	H	L	(2)	12V	L	H	H	H	H	D <sub>IN</sub>	A11-8	A7-0
Read Code Data	5V	H	L	H	H	L	L	L	H	H	D <sub>OUT</sub>	A11-8	A7-0
Write Lock Bit 1	5V	H	L	(3)	12V	H	H	H	H	H	X	X	X
Write Lock Bit 2	5V	H	L	(3)	12V	H	H	H	L	L	X	X	X
Write Lock Bit 3	5V	H	L	(3)	12V	H	L	H	H	L	X	X	X
Read Lock Bits , 2, 3	5V	H	L	H	H	H	H	L	H	L	P0.2, P0.3, P0.4	X	X
Chip Erase	5V	H	L	(1)	12V	H	L	H	L	L	X	X	X
Read Atmel ID	5V	H	L	H	H	L	L	L	L	L	1EH	0000	00H
Read Device ID	5V	H	L	H	H	L	L	L	L	L	51H	0001	00H
Read Device ID	5V	H	L	H	H	L	L	L	L	L	05H	0010	00H

- Notes:
1. Each PROG pulse is 200 ns - 500 ns for Chip Erase.
  2. Each PROG pulse is 200 ns - 500 ns for Write Code Data.
  3. Each PROG pulse is 200 ns - 500 ns for Write Lock Bits.
  4. RDY/BSY signal is output on P3.0 during programming.
  5. X = don't care.

**Figure 4.** Programming the Flash Memory (Parallel Mode)**Figure 5.** Verifying the Flash Memory (Parallel Mode)

**Flash Programming and Verification Characteristics (Parallel Mode)** $T_A = 20^\circ\text{C to } 30^\circ\text{C}, V_{CC} = 4.5 \text{ to } 5.5\text{V}$ 

Symbol	Parameter	Min	Max	Units
$V_{PP}$	Programming Supply Voltage	11.5	12.5	V
$I_{PP}$	Programming Supply Current		10	mA
$I_{CC}$	$V_{CC}$ Supply Current		30	mA
$1/t_{CLCL}$	Oscillator Frequency	3	33	MHz
$t_{AVGL}$	Address Setup to PROG Low	$48t_{CLCL}$		
$t_{GHAX}$	Address Hold After PROG	$48t_{CLCL}$		
$t_{DVGL}$	Data Setup to PROG Low	$48t_{CLCL}$		
$t_{GHDX}$	Data Hold After PROG	$48t_{CLCL}$		
$t_{EHSH}$	P2.7 (ENABLE) High to $V_{PP}$	$48t_{CLCL}$		
$t_{SHGL}$	$V_{PP}$ Setup to PROG Low	10		$\mu\text{s}$
$t_{GHSL}$	$V_{PP}$ Hold After PROG	10		$\mu\text{s}$
$t_{GLGH}$	PROG Width	0.2	1	$\mu\text{s}$
$t_{AVDV}$	Address to Data Valid		$48t_{CLCL}$	
$t_{ELQV}$	ENABLE Low to Data Valid		$48t_{CLCL}$	
$t_{EHQZ}$	Data Float After ENABLE	0	$48t_{CLCL}$	
$t_{GHLB}$	PROG High to BUSY Low		1.0	$\mu\text{s}$
$t_{WC}$	Byte Write Cycle Time		50	$\mu\text{s}$



**Figure 6. Flash Programming and Verification Waveforms – Parallel Mode**

Figure 7. Flash Memory Serial Downloading



### Flash Programming and Verification Waveforms – Serial Mode

Figure 8. Serial Programming Waveforms




Table 8. Serial Programming Instruction Set

Instruction	Instruction Format		Byte 3	Byte 4	Operation
	Byte 1	Byte 2			
Programming Enable	1010 1100	0101 0011	xxxx xxxx	xxxx xxxx 0110 1001 (Output)	Enable Serial Programming while RST is high
Chip Erase	1010 1100	100x xxxx	xxxx xxxx	xxxx xxxx	Chip Erase Flash memory array
Read Program Memory (Byte Mode)	0010 0000	xxxx A <sub>1</sub> <sub>0</sub> <sub>0</sub> <sub>0</sub> A <sub>1</sub> <sub>1</sub> <sub>1</sub> <sub>1</sub>	1 <sub>0</sub> <sub>0</sub> <sub>1</sub> <sub>1</sub> 2 <sub>2</sub> <sub>2</sub> <sub>2</sub> 2 <sub>2</sub> <sub>2</sub> <sub>2</sub> <sub>1</sub>	3 <sub>2</sub> <sub>2</sub> <sub>2</sub> <sub>2</sub> 0 <sub>0</sub> <sub>0</sub> <sub>0</sub> 0 <sub>0</sub> <sub>0</sub> <sub>0</sub> <sub>0</sub>	Read data from Program memory in the byte mode
Write Program Memory (Byte Mode)	0100 0000	xxxx 1 <sub>0</sub> <sub>0</sub> <sub>0</sub> A <sub>1</sub> <sub>1</sub> <sub>1</sub>	1 <sub>0</sub> <sub>0</sub> <sub>1</sub> <sub>1</sub> 0 <sub>0</sub> <sub>0</sub> <sub>0</sub> 0 <sub>0</sub> <sub>0</sub> <sub>0</sub> <sub>0</sub>	1 <sub>0</sub> <sub>0</sub> <sub>1</sub> <sub>1</sub> M <sub>1</sub> <sub>0</sub> 0 <sub>0</sub> <sub>0</sub> <sub>0</sub> <sub>0</sub>	Write data to Program memory in the byte mode
Write Lock Bits <sup>(2)</sup>	1010 1100	1110 00 2 <sub>2</sub> <sub>2</sub> 0 <sub>0</sub> <sub>0</sub>	xxxx xxxx	xxxx xxxx	Write Lock bits. See Note (2).
Read Lock Bits	0010 0100	xxxx xxxx	xxxx xxxx	xx B <sub>2</sub> B <sub>1</sub> <sub>1</sub> <sub>1</sub> xx	Read back current status of the lock bits (a programmed lock bit reads back as a "1")
Read Signature Bytes <sup>(1)</sup>	0010 1000	xxx A <sub>2</sub> <sub>1</sub> <sub>0</sub> <sub>0</sub> A <sub>1</sub> <sub>1</sub> <sub>1</sub> <sub>1</sub>	A <sub>2</sub> <sub>1</sub> <sub>0</sub> <sub>0</sub> xxxx	Signature Byte	Read Signature Byte
Read Program Memory (Page Mode)	0011 0000	xxxx 1 <sub>0</sub> <sub>0</sub> <sub>0</sub> A <sub>1</sub> <sub>1</sub> <sub>1</sub>	Byte 0	Byte 1... Byte 255	Read data from Program memory in the Page Mode (256 bytes)
Write Program Memory (Page Mode)	0101 0000	xxxx 1 <sub>0</sub> <sub>0</sub> <sub>0</sub> A <sub>1</sub> <sub>1</sub> <sub>1</sub>	Byte 0	Byte 1... Byte 255	Write data to Program memory in the Page Mode (256 bytes)

Notes: 1. The signature bytes are not readable in Lock Bit Modes 3 and 4.

- 2. B1 = 0, B2 = 0 → Mode 1, no lock protection
- B1 = 0, B2 = 1 → Mode 2, lock bit 1 activated
- B1 = 1, B2 = 0 → Mode 3, lock bit 2 activated
- B1 = 1, B2 = 1 → Mode 4, lock bit 3 activated


} Each of the lock bits needs to be activated sequentially before Mode 4 can be executed.

After Reset signal is high, SCK should be low for at least 64 system clocks before it goes high to clock in the enable data bytes. No pulsing of Reset signal is necessary. SCK should be no faster than 1/16 of the system clock at XTAL1.

For Page Read/Write, the data always starts from byte 0 to 255. After the command byte and upper address byte are latched, each byte thereafter is treated as data until all 256 bytes are shifted in/out. Then the next instruction will be ready to be decoded.

## Serial Programming Characteristics

Figure 9. Serial Programming Timing

Table 9. Serial Programming Characteristics,  $T_A = -40^\circ C$  to  $85^\circ C$ ,  $V_{CC} = 4.0 - 5.5V$  (Unless Otherwise Noted)

Symbol	Parameter	Min	Typ	Max	Units
$1/t_{CLCL}$	Oscillator Frequency	0		33	MHz
$t_{CLCL}$	Oscillator Period	30			ns
$t_{SHSL}$	SCK Pulse Width High	$8 t_{CLCL}$			ns
$t_{SLSH}$	SCK Pulse Width Low	$8 t_{CLCL}$			ns
$t_{OVSH}$	MOSI Setup to SCK High	$t_{CLCL}$			ns
$t_{SHOX}$	MOSI Hold after SCK High	$2 t_{CLCL}$			ns
$t_{SLIV}$	SCK Low to MISO Valid	10	16	32	ns
$t_{ERASE}$	Chip Erase Instruction Cycle Time			500	ms
$t_{SWC}$	Serial Byte Write Cycle Time			$64 t_{CLCL} + 400$	$\mu s$

**Absolute Maximum Ratings\***

Operating Temperature.....	-55°C to +125°C
Storage Temperature.....	-65°C to +150°C
Voltage on Any Pin with Respect to Ground .....	-1.0V to +7.0V
Maximum Operating Voltage.....	6.6V
DC Output Current.....	15.0 mA

\*NOTICE: Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**I<sub>C</sub> Characteristics**

The values shown in this table are valid for T<sub>A</sub> = -40°C to 85°C and V<sub>CC</sub> = 4.0V to 5.5V, unless otherwise noted.

Symbol	Parameter	Condition	Min	Max	Units
V <sub>IL</sub>	Input Low Voltage	(Except EA)	-0.5	0.2 V <sub>CC</sub> -0.1	V
V <sub>IL1</sub>	Input Low Voltage (EA)		-0.5	0.2 V <sub>CC</sub> -0.3	V
V <sub>IH</sub>	Input High Voltage	(Except XTAL1, RST)	0.2 V <sub>CC</sub> +0.9	V <sub>CC</sub> +0.5	V
V <sub>IH1</sub>	Input High Voltage	(XTAL1, RST)	0.7 V <sub>CC</sub>	V <sub>CC</sub> +0.5	V
I <sub>OL</sub>	Output Low Voltage <sup>(1)</sup> (Ports 1,2,3)	I <sub>OL</sub> = 1.6 mA		0.45	V
I <sub>OL1</sub>	Output Low Voltage <sup>(1)</sup> (Port 0, ALE, PSEN)	I <sub>OL</sub> = 3.2 mA		0.45	V
I <sub>OII</sub>	Output High Voltage (Ports 1,2,3, ALE, PSEN)	I <sub>OH</sub> = -60 μA, V <sub>CC</sub> = 5V ± 10%	2.4		V
		I <sub>OH</sub> = -25 μA	0.75 V <sub>CC</sub>		V
		I <sub>OH</sub> = -10 μA	0.9 V <sub>CC</sub>		V
I <sub>OII1</sub>	Output High Voltage (Port 0 in External Bus Mode)	I <sub>OH</sub> = -800 μA, V <sub>CC</sub> = 5V ± 10%	2.4		V
		I <sub>OH</sub> = -300 μA	0.75 V <sub>CC</sub>		V
		I <sub>OH</sub> = -80 μA	0.9 V <sub>CC</sub>		V
I <sub>IL</sub>	Logical 0 Input Current (Ports 1,2,3)	V <sub>IN</sub> = 0.45V		-50	μA
I <sub>IL1</sub>	Logical 1 to 0 Transition Current (Ports 1,2,3)	V <sub>IN</sub> = 2V, V <sub>CC</sub> = 5V ± 10%		-650	μA
I <sub>L</sub>	Input Leakage Current (Port 0, EA)	0.45 < V <sub>IN</sub> < V <sub>CC</sub>		±10	μA
R <sub>RST</sub>	Reset Pulldown Resistor		50	300	kΩ
C <sub>IO</sub>	Pin Capacitance	Test Freq. = 1 MHz, T <sub>A</sub> = 25°C		10	pF
C <sub>DD</sub>	Power Supply Current	Active Mode, 12 MHz		25	mA
		Idle Mode, 12 MHz		6.5	mA
		Power-down Mode <sup>(2)</sup>	V <sub>CC</sub> = 5.5V	50	μA

Notes: 1. Under steady state (non-transient) conditions, I<sub>OL</sub> must be externally limited as follows:

Maximum I<sub>OL</sub> per port pin: 10 mA

Maximum I<sub>OL</sub> per 8-bit port:

Port 0: 26 mA      Ports 1, 2, 3: 15 mA

Maximum total I<sub>OL</sub> for all output pins: 71 mA

If I<sub>OL</sub> exceeds the test condition, V<sub>OL</sub> may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.

2. Minimum V<sub>CC</sub> for Power-down is 2V.


**AC Characteristics**

Under operating conditions, load capacitance for Port 0, ALE/PROG, and PSEN = 100 pF; load capacitance for all other outputs = 80 pF.


**External Program and Data Memory Characteristics**

Symbol	Parameter	12 MHz Oscillator		Variable Oscillator		Units
		Min	Max	Min	Max	
t <sub>CLCL</sub>	Oscillator Frequency			0	33	MHz
t <sub>CHLL</sub>	ALE Pulse Width	127		2t <sub>CLCL</sub> -40		ns
t <sub>AVLL</sub>	Address Valid to ALE Low	43		t <sub>CLCL</sub> -25		ns
t <sub>LAX</sub>	Address Hold After ALE Low	48		t <sub>CLCL</sub> -25		ns
t <sub>LLIV</sub>	ALE Low to Valid Instruction In		233		4t <sub>CLCL</sub> -65	ns
t <sub>ULPL</sub>	ALE Low to PSEN Low	43		t <sub>CLCL</sub> -25		ns
t <sub>PLPH</sub>	PSEN Pulse Width	205		3t <sub>CLCL</sub> -45		ns
t <sub>PLIV</sub>	PSEN Low to Valid Instruction In		145		3t <sub>CLCL</sub> -60	ns
t <sub>PXIK</sub>	Input Instruction Hold After PSEN	0		0		ns
t <sub>PXFZ</sub>	Input Instruction Float After PSEN		59		t <sub>CLCL</sub> -25	ns
t <sub>PXAV</sub>	PSEN to Address Valid	75		t <sub>CLCL</sub> -8		ns
t <sub>AVIV</sub>	Address to Valid Instruction In		312		5t <sub>CLCL</sub> -80	ns
t <sub>PLAZ</sub>	PSEN Low to Address Float		10		10	ns
t <sub>RLRH</sub>	RD Pulse Width	400		6t <sub>CLCL</sub> -100		ns
t <sub>WLWH</sub>	WR Pulse Width	400		6t <sub>CLCL</sub> -100		ns
t <sub>RDV</sub>	RD Low to Valid Data In		252		5t <sub>CLCL</sub> -90	ns
t <sub>RHDX</sub>	Data Hold After RD	0		0		ns
t <sub>RHDZ</sub>	Data Float After RD		97		2t <sub>CLCL</sub> -28	ns
t <sub>LDV</sub>	ALE Low to Valid Data In		517		8t <sub>CLCL</sub> -150	ns
t <sub>ADV</sub>	Address to Valid Data In		585		9t <sub>CLCL</sub> -165	ns
t <sub>LWL</sub>	ALE Low to RD or WR Low	200	300	3t <sub>CLCL</sub> -50	3t <sub>CLCL</sub> +50	ns
t <sub>VWL</sub>	Address to RD or WR Low	203		4t <sub>CLCL</sub> -75		ns
t <sub>VWX</sub>	Data Valid to WR Transition	23		t <sub>CLCL</sub> -30		ns
t <sub>VWH</sub>	Data Valid to WR High	433		7t <sub>CLCL</sub> -130		ns
t <sub>VHQX</sub>	Data Hold After WR	33		t <sub>CLCL</sub> -25		ns
t <sub>LAZ</sub>	RD Low to Address Float		0		0	ns
t <sub>VHLH</sub>	RD or WR High to ALE High	43	123	t <sub>CLCL</sub> -25	t <sub>CLCL</sub> +25	ns


## External Program Memory Read Cycle




## External Data Memory Read Cycle



## External Data Memory Write Cycle



## External Clock Drive Waveforms



## External Clock Drive


Symbol	Parameter	Min	Max	Units
$f_{CLK}$	Oscillator Frequency	0	33	MHz
$t_{CLOL}$	Clock Period	30		ns
$t_{HCX}$	High Time	12		ns
$t_{LCX}$	Low Time	12		ns
$t_{CLH}$	Rise Time		5	ns
$t_{CHL}$	Fall Time		5	ns

## Serial Port Timing: Shift Register Mode Test Conditions


The values in this table are valid for  $V_{CC} = 4.0V$  to  $5.5V$  and Load Capacitance =  $80\text{ pF}$ .

Symbol	Parameter	12 MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
$t_{XLXL}$	Serial Port Clock Cycle Time	1.0		$12t_{CLCL}$		$\mu\text{s}$
$t_{QVXH}$	Output Data Setup to Clock Rising Edge	700		$10t_{CLCL}-133$		ns
$t_{XHQX}$	Output Data Hold After Clock Rising Edge	50		$2t_{CLCL}-80$		ns
$t_{XHDX}$	Input Data Hold After Clock Rising Edge	0		0		ns
$t_{XHDV}$	Clock Rising Edge to Input Data Valid		700		$10t_{CLCL}-133$	ns

## Shift Register Mode Timing Waveforms




## C Testing Input/Output Waveforms<sup>(1)</sup>



- Note: 1. AC Inputs during testing are driven at  $V_{CC} - 0.5\text{V}$  for a logic 1 and  $0.45\text{V}$  for a logic 0. Timing measurements are made at  $V_{IH}$  min. for a logic 1 and  $V_{IL}$  max. for a logic 0.

## Output Waveforms<sup>(1)</sup>



- Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when a 100 mV change from the loaded  $V_{OH}/V_{OL}$  level occurs.

## Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
24	4.0V to 5.5V	AT89S51-24AC	44A	Commercial (0°C to 70°C)
		AT89S51-24JC	44J	
		AT89S51-24PC	40P6	Industrial (-40°C to 85°C)
	4.5V to 6.5V	AT89S51-24AJ	44A	
		AT89S51-24JI	44J	
		AT89S51-24PI	40P6	
33	4.5V to 6.5V	AT89S51-33AC	44A	Commercial (0°C to 70°C)
		AT89S51-33JC	44J	
		AT89S51-33PC	40P6	




= Preliminary Availability


Package Type	
4A	44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
4J	44-lead, Plastic J-leaded Chip Carrier (PLCC)
0P6	40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)

## Packaging Information

**44A, 44-lead, Thin (1.0 mm) Plastic Gull Wing Quad Flat Package (TQFP)**  
 Dimensions in Millimeters and (Inches)\*




**44J, 44-lead, Plastic J-leaded Chip Carrier (PLCC)**  
 Dimensions in Inches and (Millimeters)



\*Controlling dimension: millimeters

**40P6, 40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)**  
 Dimensions in Inches and (Millimeters)  
 JEDEC STANDARD MS-011 AC





## Atmel Headquarters

**Corporate Headquarters**  
2325 Orchard Parkway  
San Jose, CA 95131  
TEL (408) 441-0311  
FAX (408) 487-2600

**Europe**  
Atmel Sarl  
Route des Arsenaux 41  
Casa Postale 80  
CH-1705 Fribourg  
Switzerland  
TEL (41) 26-426-5555  
FAX (41) 26-426-5500

**Asia**  
Atmel Asia, Ltd.  
Room 1219  
Chinachem Golden Plaza  
77 Mody Road Tsimshatsui  
East Kowloon  
Hong Kong  
TEL (852) 2721-9778  
FAX (852) 2722-1369

**Japan**  
Atmel Japan K.K.  
9F, Tonetsu Shinkawa Bldg.  
1-24-8 Shinkawa  
Chuo-ku, Tokyo 104-0033  
Japan  
TEL (81) 3-3523-3551  
FAX (81) 3-3523-7581

## Atmel Product Operations

**Atmel Colorado Springs**  
1150 E. Cheyenne Min. Blvd.  
Colorado Springs, CO 80908  
TEL (719) 576-3300  
FAX (719) 540-1759

**Atmel Grenoble**  
Avenue de Rochepleine  
BP 123  
38521 Saint-Egrève Cedex, France  
TEL (33) 4-7658-3000  
FAX (33) 4-7658-3480

**Atmel Heilbronn**  
Theresienstrasse 2  
POB 3535  
D-74025 Heilbronn, Germany  
TEL (49) 71 31 67 25 94  
FAX (49) 71 31 67 24 23

**Atmel Nantes**  
La Chanterie  
BP 70602  
44306 Nantes Cedex 3, France  
TEL (33) 0 2 40 18 18 18  
FAX (33) 0 2 40 18 19 60

**Atmel Rousset**  
Zone Industrielle  
13106 Rousset Cedex, France  
TEL (33) 4-4253-6000  
FAX (33) 4-4253-6001

**Atmel Smart Card ICs**  
Scottish Enterprise Technology Park  
East Kilbride, Scotland G75 0QR  
TEL (44) 1355-357-000  
FAX (44) 1355-242-743

---

e-mail  
[literature@atmel.com](mailto:literature@atmel.com)

Web Site  
<http://www.atmel.com>

### Atmel Corporation 2001.

Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company's standard warranty which is detailed in Atmel's Terms and Conditions located on the Company's web site. The Company assumes no responsibility for any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel's products are not authorized for use as critical components in life support devices or systems.


ATMEL® is the registered trademark of Atmel.

CS-51® is the registered trademark of Intel Corporation. Terms and product names in this document may be trademarks of others.



Printed on recycled paper.

2487A-10/01/xM



November 1999

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805  
8-Bit μP Compatible A/D ConvertersADC0801/ADC0802/ADC0803/ADC0804/ADC0805  
8-Bit μP Compatible A/D Converters

## General Description


The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder — similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE® output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

## Features

- Compatible with 8080 μP derivatives — no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"

## Connection Diagram

ADC080X  
Dual-In-Line and Small Outline (SO) Packages



See Ordering Information

## Ordering Information

TEMP RANGE		0°C TO 70°C	0°C TO 70°C	-40°C TO +85°C
ERROR	±1/4 Bit Adjusted			ADC0801LCN
	±1/4 Bit Unadjusted	ADC0802LCWM		ADC0802LCN
	±1/4 Bit Adjusted			ADC0803LCN
	±1Bit Unadjusted	ADC0804LCWM	ADC0804LCN	ADC0805LCN/ADC0804LCJ
PACKAGE OUTLINE		M20B — Small Outline	N20A — Molded DIP	

TRI-STATE® is a registered trademark of National Semiconductor Corp.  
Z-SOP® is a registered trademark of Zilog Corp.

### Typical Applications



Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)

Part Number	Full-Scale Adjusted	$V_{REF}/2 = 2.500 \text{ V}_{DC}$ (No Adjustments)	$V_{REF}/2 = \text{No Connection}$ (No Adjustments)
ADC0801	$\pm \frac{1}{4} \text{ LSB}$		
ADC0802		$\pm \frac{1}{2} \text{ LSB}$	
ADC0803	$\pm \frac{1}{2} \text{ LSB}$		
ADC0804		$\pm 1 \text{ LSB}$	
ADC0805			$\pm 1 \text{ LSB}$

**Absolute Maximum Ratings** (Notes 1, 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage ( $V_{CC}$ ) (Note 3)	6.5V
Voltage	
Logic Control Inputs	-0.3V to +18V
At Other Input and Outputs	-0.3V to ( $V_{CC}$ +0.3V)
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (80 seconds)	215°C

Infrared (15 seconds)	220°C
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A=25^\circ\text{C}$	875 mW
ESD Susceptibility (Note 10)	800V

**Operating Ratings** (Notes 1, 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0804LCJ	-40°C $\leq T_A \leq +85^\circ\text{C}$
ADC0801/02/03/05LCN	-40°C $\leq T_A \leq +85^\circ\text{C}$
ADC0804LCN	0°C $\leq T_A \leq +70^\circ\text{C}$
ADC0802/04LCWM	0°C $\leq T_A \leq +70^\circ\text{C}$
Range of $V_{CC}$	4.5 V <sub>DC</sub> to 6.3 V <sub>DC</sub>

**Electrical Characteristics**

The following specifications apply for  $V_{CC}=5$  V<sub>DC</sub>,  $T_{MIN} \leq T_A \leq T_{MAX}$ , and  $f_{CLK}=640$  kHz unless otherwise specified.

Parameter	Conditions	Min	Typ	Max	Units
ADC0801: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/4$	LSB
ADC0802: Total Unadjusted Error (Note 8)	$V_{REF}/2=2.500$ V <sub>DC</sub>			$\pm 1/2$	LSB
ADC0803: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/2$	LSB
ADC0804: Total Unadjusted Error (Note 8)	$V_{REF}/2=2.500$ V <sub>DC</sub>			$\pm 1$	LSB
ADC0805: Total Unadjusted Error (Note 8)	$V_{REF}/2$ -No Connection			$\pm 1$	LSB
$V_{REF}/2$ Input Resistance (Pin 9)	ADC0801/02/03/05 ADC0804 (Note 9)	2.5 0.75	8.0 1.1		kΩ
Analog Input Voltage Range	(Note 4) V(+ or V(-))	Gnd-0.05		$V_{CC}+0.05$	V <sub>DC</sub>
DC Common-Mode Error	Over Analog Input Voltage Range		$\pm 1/16$	$\pm 1/2$	LSB
Power Supply Sensitivity	$V_{CC}=5$ V <sub>DC</sub> $\pm 10\%$ Over Allowed $V_{IN}(+)$ and $V_{IN}(-)$ Voltage Range (Note 4)		$\pm 1/16$	$\pm 1/2$	LSB

**AC Electrical Characteristics**

The following specifications apply for  $V_{CC}=5$  V<sub>DC</sub> and  $T_{MIN} \leq T_A \leq T_{MAX}$  unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$T_C$	Conversion Time	$f_{CLK}=640$ kHz (Note 8)	103		114	μs
$T_C$	Conversion Time	(Notes 5, 6)	66		73	1/f <sub>CLK</sub>
$f_{CLK}$	Clock Frequency	$V_{CC}=5$ V, (Note 5)	100	640	1460	kHz
	Clock Duty Cycle		40		60	%
CR	Conversion Rate in Free-Running Mode	INTR tied to WR with CS = 0 V <sub>DC</sub> , $f_{CLK}=640$ kHz	8770		8708	conv/s
$t_{WR/WRH}$	Width of WR Input (Start Pulse Width)	CS = 0 V <sub>DC</sub> (Note 7)	100			ns
$t_{ACC}$	Access Time (Delay from Falling Edge of RD to Output Data Valid)	$C_L=100$ pF		135	200	ns
$t_{RD/LH}$	TRI-STATE Control (Delay from Rising Edge of RD to Hi-Z State)	$C_L=10$ pF, $R_L=10k$ (See TRI-STATE Test Circuits)		125	200	ns
$t_{WR/LH}$	Delay from Falling Edge of WR or RD to Reset of INTR			300	450	ns
$C_{IN}$	Input Capacitance of Logic Control Inputs			5	7.5	pF

## AC Electrical Characteristics (Continued)

The following specifications apply for  $V_{CC} = 5 \text{ V}_{DC}$  and  $T_{MIN} \leq T_A \leq T_{MAX}$  unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$C_{OUT}$	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF
<b>CONTROL INPUTS</b> [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]						
$V_{IN(1)}$	Logical "1" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 5.25 \text{ V}_{DC}$	2.0		15	$\text{V}_{DC}$
$V_{IN(0)}$	Logical "0" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 4.75 \text{ V}_{DC}$			0.8	$\text{V}_{DC}$
$I_{IN(1)}$	Logical "1" Input Current (All Inputs)	$V_{IN} = 5 \text{ V}_{DC}$		0.005	1	$\mu\text{A}_{DC}$
$I_{IN(0)}$	Logical "0" Input Current (All Inputs)	$V_{IN} = 0 \text{ V}_{DC}$	-1	-0.005		$\mu\text{A}_{DC}$
<b>CLOCK IN AND CLOCK R</b>						
$V_{T+}$	CLK IN (Pin 4) Positive Going Threshold Voltage		2.7	3.1	3.5	$\text{V}_{DC}$
$V_{T-}$	CLK IN (Pin 4) Negative Going Threshold Voltage		1.5	1.8	2.1	$\text{V}_{DC}$
$V_H$	CLK IN (Pin 4) Hysteresis $(V_{T+}) - (V_{T-})$		0.6	1.3	2.0	$\text{V}_{DC}$
$V_{OUT(0)}$	Logical "0" CLK R Output Voltage	$I_O = 360 \mu\text{A}$ $V_{CC} = 4.75 \text{ V}_{DC}$			0.4	$\text{V}_{DC}$
$V_{OUT(1)}$	Logical "1" CLK R Output Voltage	$I_O = -360 \mu\text{A}$ $V_{CC} = 4.75 \text{ V}_{DC}$	2.4			$\text{V}_{DC}$
<b>DATA OUTPUTS AND INTR</b>						
$V_{OUT(0)}$	Logical "0" Output Voltage Data Outputs INTR Output	$I_{OUT} = 1.6 \text{ mA}$ , $V_{CC} = 4.75 \text{ V}_{DC}$ $I_{OUT} = 1.0 \text{ mA}$ , $V_{CC} = 4.75 \text{ V}_{DC}$			0.4	$\text{V}_{DC}$
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360 \mu\text{A}$ , $V_{CC} = 4.75 \text{ V}_{DC}$	2.4			$\text{V}_{DC}$
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -10 \mu\text{A}$ , $V_{CC} = 4.75 \text{ V}_{DC}$	4.5			$\text{V}_{DC}$
$I_{OUT}$	TRI-STATE Disabled Output Leakage (All Data Buffers)	$V_{OUT} = 0 \text{ V}_{DC}$ $V_{OUT} = 5 \text{ V}_{DC}$	-3		3	$\mu\text{A}_{DC}$
$I_{SOURCE}$		$V_{OUT}$ Short to Gnd, $T_A = 25^\circ\text{C}$	4.5	6		$\text{mA}_{DC}$
$I_{SINK}$		$V_{OUT}$ Short to $V_{CC}$ , $T_A = 25^\circ\text{C}$	9.0	18		$\text{mA}_{DC}$
<b>POWER SUPPLY</b>						
$I_{CC}$	Supply Current (Includes Ladder Current)  ADC0801/02/03/04LCJ/05 ADC0804LCN/LCW	$I_{CC} = 640 \text{ kHz}$ , $V_{REF/2} = \text{NC}$ , $T_A = 25^\circ\text{C}$ and $\overline{CS} = 5\text{V}$			1.1	$\text{mA}$
					1.9	$\text{mA}$

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists internally from  $V_{CC}$  to Gnd and has a typical breakdown voltage of 7  $\text{V}_{DC}$ .

Note 4: For  $V_{IN(-)} > V_{IN(+)}$  the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the  $V_{CC}$  supply. Be careful during testing at low  $V_{CC}$  levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog  $V_{IN}$  does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0  $\text{V}_{DC}$  to 5  $\text{V}_{DC}$  input voltage range will therefore require a minimum supply voltage of 4.950  $\text{V}_{DC}$  over temperature variations, initial tolerance and loading.

Note 5: Accuracy is guaranteed at  $f_{CLK} = 840 \text{ kHz}$ . At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can be extended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. The start request is internally latched, see Figure 4 and section 2.0.

## AC Electrical Characteristics (Continued)

Note 7: The CB input is assumed to trigger the WR strobe input and therefore timing is dependent on the WR pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the WR pulse (see timing diagrams).


Note 8: None of these ADCs requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and Figure 7.

Note 9: The V<sub>AGND</sub> pin is the center point of a two-resistor divider connected from V<sub>CC</sub> to ground. In all versions of the ADC0801, ADC0802, ADC0803, and ADC0805, and in the ADC0804LCJ, each resistor is typically 16 kΩ. In all versions of the ADC0804 except the ADC0804LCJ, each resistor is typically 2.2 kΩ.


Note 10: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

## Typical Performance Characteristics


**Logic Input Threshold Voltage vs. Supply Voltage**




**Delay From Falling Edge of RD to Output Data Valid vs. Load Capacitance**




**CLK IN Schmitt Trip Levels vs. Supply Voltage**




**f<sub>CLK</sub> vs. Clock Capacitor**




**Full-Scale Error vs Conversion Time**




**Effect of Unadjusted Offset Error vs. V<sub>REF/2</sub> Voltage**




**Output Current vs. Temperature**







**Power Supply Current vs. Temperature (Note 9)**




**Linearity Error at Low V<sub>REF/2</sub> Voltages**




### TRI-STATE Test Circuits and Waveforms



### Timing Diagrams (All timing is measured from the 50% voltage points)




### Timing Diagrams (All timing is measured from the 50% voltage points) (Continued)




Note: Read strobe must occur 8 clock periods ( $8t_{CLOCK}$ ) after assertion of interrupt to guarantee reset of INTR.

### Typical Applications




Ratiometric with Full-Scale Adjust



Note: before using caps at  $V_{IH}$  or  $V_{ILH}/2$ , see section 2.3.2 Input Bypass Capacitors.


### Typical Applications (Continued)

Absolute with a 2.500V Reference




\*For low power, see also LM085-2.5

Absolute with a 5V Reference




Zero-Shift and Span Adjust:  $2V \leq V_{IN} \leq 5V$



06008671-47


Span Adjust:  $0V \leq V_{IN} \leq 3V$



06008671-48


### Typical Applications (Continued)

Directly Converting a Low-Level Signal




V<sub>REF</sub>=2.56 mV

A μP Interfaced Comparator



For:  
 $|V_{IN}| > |V_{IN}(-)|$   
 Output=FF<sub>HEX</sub>  
 For:  
 $|V_{IN}| < |V_{IN}(-)|$   
 Output=00<sub>HEX</sub>


1 mV Resolution with μP Controlled Range



V<sub>REF</sub>/2=128 mV  
 ±LSB=1 mV  
 $V_{DAC} < V_{IN} \leq (V_{DAC}+256 \text{ mV})$   
 $0 \leq V_{DAC} \leq 2.5V$


## Typical Applications (Continued)

**Digitizing a Current Flow**




DS000671-02

**Self-Clocking Multiple A/Ds**

ADDITIONAL ADCS CAN DRIVE INPUTS 1<sup>ST</sup> LI

DS000671-03

**External Clocking**




100 kHz CLKx1400 kHz

DS000671-04

\* Use a large R value  
to reduce loading  
at CLK R output.


### Typical Applications (Continued)

#### Self-Clocking in Free-Running Mode




\*After power-up, a momentary grounding of the  $\overline{WK}$  input is needed to guarantee operation.

#### $\mu$ P Interface for Free-Running A/D




#### Operating with "Automotive" Ratiometric Transducers




\* $V_{IN1} = 0.15 \text{ V}_{DD}$   
 15% of  $V_{CC}/V_{DD}$  (38% of  $V_{CC}$ )

#### Ratiometric with $V_{REF}/2$ Forced




#### $\mu$ P Compatible Differential-Input Comparator with Pre-Set $V_{OB}$ (with or without Hysteresis)




\*See Figure 5 to select R value  
 $DAT=1$  for  $V_{IN1}+ > V_{IN1}(-) + (V_{REF}/2)$   
 Omit circuitry within the dotted area if hysteresis is not needed

### Typical Applications (Continued)

Handling ±10V Analog Inputs




Low-Cost, μP Interfaced, Temperature-to-Digital Converter




\*Beckman Instruments A694-3-R10K resistor array

μP Interfaced Temperature-to-Digital Converter



\*\*Circuit values shown are for 0°C < T\_A < 128°C


\*\*\*Can calibrate each sensor to allow easy replacement, then A/D can be calibrated with a pre-set input voltage.

**Typical Applications** (Continued)Handling  $\pm 5\text{V}$  Analog Inputs

D560871-32


\*Sokkien Instruments #694-3-R10K resistor array

Read-Only Interface




D560871-34

μP Interfaced Comparator with Hysteresis



D560871-35

Protecting the Input




D560871-0


Diodes are IN914

## Typical Applications (Continued)

Analog Self-Test for a System




A Low-Cost, 3-Decade Logarithmic Converter




\*LM389 transistors  
A, B, C, D = LM324A quad op-amp

### Typical Applications (Continued)


#### 3-Decade Logarithmic A/D Converter




#### Noise Filtering the Analog Input



#### Multiplexing Differential Inputs




#### Output Buffers with A/D Data Enabled



\*A/D output data is updated 1 CLK period prior to assertion of INTH


#### Increasing Bus Drive and/or Reducing Time on Bus



\*Allows output data to set-up at falling edge of CS

## Typical Applications (Continued)


**Sampling an AC Input Signal**



Note 11: Oversample whenever possible [keep  $\Delta f \geq 2f - 60$ ] to eliminate input frequency loading (aliasing) and to allow for the roll-off response of the filter.


Note 12: Consider the amplitude errors which are introduced within the passband of the filter.

**70% Power Savings by Clock Gating**



(Complete shutdown times = 30 seconds.)

**Power Savings by A/D and V<sub>REF</sub> Shutdown**



\*Use ADC0801, 02, 03 or 04 for lowest power consumption.

Note: Logic inputs can be driven to V<sub>CC</sub> with A/D supply at zero volts.

Buzz prevents data bus from overriding output of A/D when in shutdown mode.

## Functional Description

### 1.0 UNDERSTANDING A/D ERROR SPECS

A perfect A/D transfer characteristic (staircase waveform) is shown in Figure 1. The horizontal scale is analog input voltage and the particular points labeled are in steps of 1 LSB (19.53 mV with 2.5V tied to the V<sub>REF2</sub> pin). The digital output codes that correspond to these inputs are shown as D-1, D, and D+1. For the perfect A/D, not only will center-value

(A-1, A, A+1, . . . ) analog inputs produce the correct output digital codes, but also each riser (the transitions between adjacent output codes) will be located  $\pm 1/2$  LSB away from each center-value. As shown, the risers are ideal and have no width. Correct digital output codes will be provided for a range of analog input voltages that extend  $\pm 1/2$  LSB from the ideal center-values. Each tread (the range of analog input voltage that provides the same digital output code) is therefore 1 LSB wide.

## Functional Description (Continued)

Figure 2 shows a worst case error plot for the ADC0801. All center-valued inputs are guaranteed to produce the correct output codes and the adjacent daers are guaranteed to be no closer to the center-value points than  $\pm\frac{1}{4}$  LSB. In other words, if we apply an analog input equal to the center-value  $\pm\frac{1}{4}$  LSB, we guarantee that the A/D will produce the correct digital code. The maximum range of the position of the code transition is indicated by the horizontal arrow and it is guaranteed to be no more than 16 LSB.

The error curve of Figure 3 shows a worst case error plot for the ADC0802. Here we guarantee that if we apply an analog input equal to the LSB analog voltage center-value the A/D will produce the correct digital code.

Next to each transfer function is shown the corresponding error plot. Many people may be more familiar with error plots than transfer functions. The analog input voltage to the A/D is provided by either a linear ramp or by the discrete output steps of a high resolution DAC. Notice that the error is continuously displayed and includes the quantization uncertainty of the A/D. For example the error at point 1 of Figure 7 is  $\pm\frac{1}{2}$  LSB because the digital code appeared  $\frac{1}{2}$  LSB in advance of the center-value of the read. The error plots always have a constant negative slope and the abrupt upside steps are always 1 LSB in magnitude.




FIGURE 1. Clarifying the Error Specs of an A/D Converter  
Accuracy =  $\pm 2$  LSB: A Perfect A/D




FIGURE 2. Clarifying the Error Specs of an A/D Converter  
Accuracy =  $\pm \frac{1}{4}$  LSB

## Functional Description (Continued)




FIGURE 3. Clarifying the Error Specs of an A/D Converter  
Accuracy =  $\pm \frac{1}{2}$  LSB

### 2.0 FUNCTIONAL DESCRIPTION


The ADC0801 series contains a circuit equivalent of the 256R network. Analog switches are sequenced by successive approximation logic to match the analog difference input voltage [ $V_{in}(+) - V_{in}(-)$ ] to a corresponding tap on the R network. The most significant bit is tested first and after 8 comparisons (64 clock cycles) a digital 8-bit binary code (1111 1111 = full-scale) is transferred to an output latch and then an interrupt is asserted (INTR makes a high-to-low transition). A conversion in process can be interrupted by issuing a second start command. The device may be operated in the free-running mode by connecting INTR to the WR input with CS = 0. To ensure start-up under all possible conditions, an external WR pulse is required during the first power-up cycle.

On the high-to-low transition of the WR input the internal SAR latches and the shift register stages are reset. As long as the CS input and WR input remain low, the A/D will remain in a reset state. Conversion will start from 1 to 8 clock periods after at least one of these inputs makes a low-to-high transition.

A functional diagram of the A/D converter is shown in Figure 4. All of the package pinouts are shown and the major logic control paths are drawn in heavier weight lines.

The converter is started by having CS and WR simultaneously low. This sets the start flip-flop (F/F) and the resulting "1" level resets the 8-bit shift register, resets the interrupt (INTR) F/F and inputs a "1" to the D flop, F/F1, which is at the input end of the 8-bit shift register. Internal clock signals then transfer this "1" to the Q output of F/F1. The AND gate, G1, combines this "1" output with a clock signal to provide a reset signal to the start F/F. If the set signal is no longer present (either WR or CS is a "1"), the start F/F is reset and the 8-bit shift register then can have the "1" clocked in, which starts the conversion process. If the set signal were to still be present, this reset pulse would have no effect (both outputs of the start F/F would momentarily be at a "1" level) and the 8-bit shift register would continue to be held in the reset mode. This logic therefore allows for wide CS and WR signals and the converter will start after at least one of these signals returns high and the internal clocks again provide a reset signal for the start F/F.

## Functional Description (Continued)



Note 13: CS shown twice for clarity.

Note 14: SAR = Successive Approximation Register.

FIGURE 4. Block Diagram

After the "1" is clocked through the 8-bit shift register (which completes the SAR search) it appears as the input to the D-type latch, LATCH 1. As soon as this "1" is output from the shift register, the AND gate, G2, causes the new digital word to transfer to the TRI-STATE output latches. When LATCH 1 is subsequently enabled, the Q output makes a high-to-low transition which causes the INTR F/F to set. An inverting buffer then supplies the INTR input signal.

Note that this SET control of the INTR F/F remains low for 8 of the external clock periods (as the internal clocks run at 1/8 of the frequency of the external clock). If the data output is continuously enabled (CS and RD both held low), the INTR output will still signal the end of conversion (by a high-to-low transition), because the SET input can control the Q output of the INTR F/F even though the RESET input is constantly at a "1" level in this operating mode. This INTR output will therefore stay low for the duration of the SET signal, which is 8 periods of the external clock frequency (assuming the A/D is not started during this interval).

When operating in the free-running or continuous conversion mode (INTR pin tied to WR and CS wired low—see also section 2.6), the START F/F is SET by the high-to-low transition of the INTR signal. This resets the SHIFT REGISTER

which causes the input to the D-type latch, LATCH 1, to go low. As the latch enable input is still present, the Q output will go high, which then allows the INTR F/F to be RESET. This reduces the width of the resulting INTR output pulse to only a few propagation delays (approximately 300 ns).

When data is to be read, the combination of both CS and RD being low will cause the INTR F/F to be reset and the TRI-STATE output latches will be enabled to provide the 8-bit digital outputs.

### 2.1 Digital Control Inputs

The digital control inputs (CS, RD, and WR) meet standard T<sub>TL</sub> logic voltage levels. These signals have been renamed when compared to the standard A/D Start and Output Enable labels. In addition, these inputs are active low to allow an easy interface to microprocessor control busses. For non-microprocessor based applications, the CS input (pin 1) can be grounded and the standard A/D Start function is obtained by an active low pulse applied at the WR input (pin 3) and the Output Enable function is caused by an active low pulse at the RD input (pin 2).

## Functional Description (Continued)

### 2.2 Analog Differential Voltage Inputs and Common-Mode Rejection

This A/D has additional applications flexibility due to the analog differential voltage input. The  $V_{IN(-)}$  input (pin 7) can be used to automatically subtract a fixed voltage value from the input reading (tare correction). This is also useful in 4 mA/20 mA current loop conversion. In addition, common-mode noise can be reduced by use of the differential input.

The time interval between sampling  $V_{IN(+)}$  and  $V_{IN(-)}$  is 4-1/2 clock periods. The maximum error voltage due to this slight time difference between the input voltage samples is given by:

$$\Delta V_e(\text{MAX}) = (V_p) \left( \frac{4.5}{f_{\text{CLK}}} \right)$$

where:

- $\Delta V_e$  is the error voltage due to sampling delay
- $V_p$  is the peak value of the common-mode voltage
- $f_{\text{CLK}}$  is the common-mode frequency

As an example, to keep this error to 1/4 LSB (-5 mV) when operating with a 80 Hz common-mode frequency,  $f_{\text{CM}}$ , and using a 640 kHz A/D clock,  $f_{\text{CLK}}$  would allow a peak value of the common-mode voltage,  $V_p$ , which is given by:

$$V_p = \frac{[\Delta V_e(\text{MAX})] (f_{\text{CLK}})}{(2\pi f_{\text{CM}}) (4.5)}$$

or

$$V_p = \frac{(5 \times 10^{-3}) (640 \times 10^3)}{(6.28) (80) (4.5)}$$

which gives

$$V_p = 1.9V$$

The allowed range of analog input voltages usually places more severe restrictions on input common-mode noise levels.


An analog input voltage with a reduced span and a relatively large zero offset can be handled easily by making use of the differential input (see section 2.4 Reference Voltage).

### 2.3 Analog Inputs

#### 2.3.1 Input Current

##### Normal Mode

Due to the internal switching action, displacement currents will flow at the analog inputs. This is due to on-chip stray capacitance to ground as shown in Figure 5.



$R_{\text{ON}}$  of SW 1 and SW 2 = 5 kΩ

$t_{\text{ON}}/t_{\text{OFF}} = 5 \text{ k}\Omega \times 12 \text{ pF} = 60 \text{ ns}$

FIGURE 5. Analog Input Impedance

The voltage on this capacitance is switched and will result in currents entering the  $V_{IN(+)}$  input pin and leaving the  $V_{IN(-)}$  input pin which will depend on the analog differential input voltage levels. These current transients occur at the leading edge of the internal clocks. They rapidly decay and do not cause errors as the on-chip comparator is strobed at the end of the clock period.

##### Fault Mode

If the voltage source applied to the  $V_{IN(+)}$  or  $V_{IN(-)}$  pin exceeds the allowed operating range of  $V_{CC} \pm 50 \text{ mV}$ , large input currents can flow through a parasitic diode to the  $V_{CC}$  pin. If these currents can exceed the 1 mA max allowed spec, an external diode (1N914) should be added to bypass this current to the  $V_{CC}$  pin (with the current bypassed with this diode, the voltage at the  $V_{IN(+)}$  pin can exceed the  $V_{CC}$  voltage by the forward voltage of this diode).

#### 2.3.2 Input Bypass Capacitors

Bypass capacitors at the inputs will average these charges and cause a DC current to flow through the output resistances of the analog signal sources. This charge pumping action is worse for continuous conversions with the  $V_{IN(+)}$  input voltage at full-scale. For continuous conversions with a 640 kHz clock frequency with the  $V_{IN(+)}$  input at 5V, this DC current is at a maximum of approximately 5 μA. Therefore, bypass capacitors should not be used at the analog inputs or the  $V_{IN/2}$  pin for high resistance sources ( $> 1 \text{ k}\Omega$ ). If input bypass capacitors are necessary for noise filtering and high source resistance is desirable to minimize capacitor size, the detrimental effects of the voltage drop across this input resistance, which is due to the average value of the input current, can be eliminated with a full-scale adjustment while the given source resistor and input bypass capacitor are both in place. This is possible because the average value of the input current is a precise linear function of the differential input voltage.

#### 2.3.3 Input Source Resistance

Large values of source resistance where an input bypass capacitor is not used, will not cause errors as the input currents settle out prior to the comparison time. If a low pass filter is required in the system, use a low valued series resistor ( $\leq 1 \text{ k}\Omega$ ) for a passive RC section or add an op amp RC active low pass filter. For low source resistance applications, ( $\leq 1 \text{ k}\Omega$ ), a 0.1 μF bypass capacitor at the inputs will prevent noise pickup due to series lead inductance of a long wire. A

## Functional Description (Continued)

100Ω series resistor can be used to isolate this capacitor—both the R and C are placed outside the feedback loop—from the output of an op amp, if used.

### 2.3.4 Noise

The loads to the analog inputs (pins 6 and 7) should be kept as short as possible to minimize input noise coupling. Both noise and undesired digital clock coupling to these inputs can cause system errors. The source resistance for these inputs should, in general, be kept below 5 kΩ. Larger values of source resistance can cause undesired system noise pickup. Input bypass capacitors, placed from the analog inputs to ground, will eliminate system noise pickup but can create analog scale errors as these capacitors will average the transient input switching currents of the A/D (see section 2.3.1.). This scale error depends on both a large source resistance and the use of an input bypass capacitor. This error can be eliminated by doing a full-scale adjustment of the A/D (adjust  $V_{REF}/2$  for a proper full-scale reading—see section 2.5.2 on Full-Scale Adjustment) with the source resistance and input bypass capacitor in place.

## 2.4 Reference Voltage

### 2.4.1 Span Adjust

For maximum applications flexibility, these A/Ds have been designed to accommodate a 5 V<sub>DC</sub>, 2.5 V<sub>DC</sub> or an adjusted voltage reference. This has been achieved in the design of the IC as shown in Figure 6.




FIGURE 6. The  $V_{REFERENCE}$  Design on the IC.

Notice that the reference voltage for the IC is either  $\frac{1}{2}$  of the voltage applied to the  $V_{CC}$  supply pin, or is equal to the voltage that is externally forced at the  $V_{REF}/2$  pin. This allows for a ratiometric voltage reference using the  $V_{CC}$  supply, a 5 V<sub>DC</sub> reference voltage can be used for the  $V_{CC}$  supply or a voltage less than 2.5 V<sub>DC</sub> can be applied to the  $V_{REF}/2$  input for increased application flexibility. The internal gain to the  $V_{REF}/2$  input is 2, making the full-scale differential input voltage twice the voltage at pin 9.


An example of the use of an adjusted reference voltage is to accommodate a reduced span—or dynamic voltage range—of the analog input voltage. If the analog input voltage were to range from 0.5 V<sub>DC</sub> to 3.5 V<sub>DC</sub>, instead of 0V to 5 V<sub>DC</sub>, the span would be 3V as shown in Figure 7. With 0.5 V<sub>DC</sub> applied to the  $V_{IN(-)}$  pin to absorb the offset, the reference voltage can be made equal to  $\frac{1}{2}$  of the 3V span or 1.5 V<sub>DC</sub>. The A/D now will encode the  $V_{IN(+)}$  signal from 0.5V to 3.5V with the 0.5V input corresponding to zero and the 3.5 V<sub>DC</sub> input corresponding to full-scale. The full 8 bits of resolution are therefore applied over this reduced analog input voltage range.

### 2.4.2 Reference Accuracy Requirements


The converter can be operated in a ratiometric mode or an absolute mode. In ratiometric converter applications, the magnitude of the reference voltage is a factor in both the output of the source transducer and the output of the A/D converter and therefore cancels out in the final digital output code. The ADC0805 is specified particularly for use in ratiometric applications with no adjustments required. In absolute conversion applications, both the initial value and the temperature stability of the reference voltage are important factors in the accuracy of the A/D converter. For  $V_{REF}/2$  voltages of 2.4 V<sub>DC</sub> nominal value, initial errors of  $\pm 10 \text{ mV}_{DC}$  will cause conversion errors of  $\pm 1 \text{ LSB}$  due to the gain of 2 of the  $V_{REF}/2$  input. In reduced span applications, the initial value and the stability of the  $V_{REF}/2$  input voltage become even more important. For example, if the span is reduced to 2.5V, the analog input LSB voltage value is correspondingly reduced from 20 mV (5V span) to 10 mV and 1 LSB at the  $V_{REF}/2$  input becomes 5 mV. As can be seen, this reduces the allowed initial tolerance of the reference voltage and requires correspondingly less absolute change with temperature variations. Note that spans smaller than 2.5V place even tighter requirements on the initial accuracy and stability of the reference source.

In general, the magnitude of the reference voltage will require an initial adjustment. Errors due to an improper value of reference voltage appear as full-scale errors in the A/D transfer function. IC voltage regulators may be used for references if the ambient temperature changes are not excessive. The LM336B 2.5V IC reference diode (from National Semiconductor) has a temperature stability of 1.6 mV typ (6 mV max) over 0°C to T<sub>A</sub>=+70°C. Other temperature range parts are also available.

## Functional Description (Continued)



a) Analog Input Signal Example



\*Add if  $V_{REF}/2 < 1\text{V}_{DC}$  with LM358 to draw 3 mA to ground.

- b) Accommodating an Analog Input from  
0.5V (Digital Out = 00<sub>HEX</sub>) to 3.5V  
(Digital Out=FF<sub>HEX</sub>)

FIGURE 7. Adapting the A/D Analog Input Voltages to Match an Arbitrary Input Signal Range

### 2.5 Errors and Reference Voltage Adjustments

#### 2.5.1 Zero Error

The zero of the A/D does not require adjustment. If the minimum analog input voltage value,  $V_{IN(MIN)}$ , is not ground, a zero offset can be done. The converter can be made to output 0000 0000 digital code for this minimum input voltage by biasing the A/D  $V_{IN(-)}$  input at this  $V_{IN(MIN)}$  value (see Applications section). This utilizes the differential mode operation of the A/D.

The zero error of the A/D converter relates to the location of the first rise of the transfer function and can be measured by grounding the  $V_{IN(-)}$  input and applying a small magnitude positive voltage to the  $V_{IN(+)}$  input. Zero error is the difference between the actual DC input voltage that is necessary to just cause an output digital code transition from 0000 0000 to 0000 0001 and the ideal  $\frac{1}{2}$  LSB value ( $\frac{1}{2}$  LSB = 9.6 mV for  $V_{REF}/2=2.500\text{V}_{DC}$ ).

#### 2.5.2 Full-Scale

The full-scale adjustment can be made by applying a differential input voltage that is  $\frac{1}{2}$  LSB less than the desired analog full-scale voltage range and then adjusting the magnitude of the  $V_{REF/2}$  input (pin 9 or the  $V_{CC}$  supply if pin 9 is not used) for a digital output code that is just changing from 1111 1110 to 1111 1111.

#### 2.5.3 Adjusting for an Arbitrary Analog Input Voltage Range

If the analog zero voltage of the A/D is shifted away from ground (for example, to accommodate an analog input signal that does not go to ground) this new zero reference should be properly adjusted first. A  $V_{IN(+)}$  voltage that equals this desired zero reference plus  $\frac{1}{2}$  LSB (where the LSB is calculated for the desired analog span, 1 LSB=analog span/256)

is applied to pin 6 and the zero reference voltage at pin 7 should then be adjusted to just obtain the 00<sub>HEX</sub> to 01<sub>HEX</sub> code transition.

The full-scale adjustment should then be made (with the proper  $V_{IN(-)}$  voltage applied) by forcing a voltage to the  $V_{IN(+)}$  input which is given by:

$$V_{IN(+)} \text{ Is adj} = V_{MAX} - 1.5 \left[ \frac{(V_{MAX} - V_{MIN})}{256} \right]$$

where:

$V_{MAX}$  = The high end of the analog input range  
and

$V_{MIN}$  = the low end (the offset zero) of the analog range.  
(Both are ground referenced.)

The  $V_{REF/2}$  (or  $V_{CC}$ ) voltage is then adjusted to provide a code change from FE<sub>HEX</sub> to FF<sub>HEX</sub>. This completes the adjustment procedure.

### 2.6 Clocking Option

The clock for the A/D can be derived from the CPU clock or an external RC can be added to provide self-clocking. The CLK IN (pin 4) makes use of a Schmitt trigger as shown in Figure 8.

## Functional Description (Continued)




FIGURE 8. Self-Clocking the A/D

Heavy capacitive or DC loading of the clock R pin should be avoided as this will disturb normal converter operation. Loads less than 50 pF, such as driving up to 7 A/D converter clock inputs from a single clock R pin of 1 converter, are allowed. For larger clock line loading, a CMOS or low power TTL buffer or PNP input logic should be used to minimize the loading on the clock R pin (do not use a standard TTL buffer).

### 2.7 Restart During a Conversion

If the A/D is restarted ( $\overline{CS}$  and  $\overline{WR}$  go low and return high) during a conversion, the converter is reset and a new conversion is started. The output data latch is not updated if the conversion in process is not allowed to be completed, therefore the data of the previous conversion remains in this latch. The  $\overline{INTR}$  output simply remains at the "1" level.

### 2.8 Continuous Conversations

For operation in the free-running mode an initializing pulse should be used, following power-up, to ensure circuit operation. In this application, the  $\overline{CS}$  input is grounded and the  $\overline{WR}$  input is tied to the  $\overline{INTR}$  output. This  $\overline{WR}$  and  $\overline{INTR}$  node should be momentarily forced to logic low following a power-up cycle to guarantee operation.

### 2.9 Driving the Data Bus

This MOS A/D, like MOS microprocessors and memories, will require a bus driver when the total capacitance of the data bus gets large. Other circuitry, which is tied to the data bus, will add to the total capacitive loading, even in TRI-STATE (high impedance mode). Backplane bussing also greatly adds to the stray capacitance of the data bus.

There are some alternatives available to the designer to handle this problem. Basically, the capacitive loading of the data bus slows down the response time, even though DC specifications are still met. For systems operating with a relatively slow CPU clock frequency, more time is available in which to establish proper logic levels on the bus and therefore higher capacitive loads can be driven (see typical characteristics curves).

At higher CPU clock frequencies time can be extended for I/O reads (and/or writes) by inserting wait states (8080) or using clock extending circuits (6800).

Finally, if time is short and capacitive loading is high, external bus drivers must be used. These can be TRI-STATE buffers

(low power Schottky such as the DM74LS240 series is recommended) or special higher drive current products which are designed as bus drivers. High current bipolar bus drivers with PNP inputs are recommended.

### 2.10 Power Supplies

Noise spikes on the  $V_{CC}$  supply line can cause conversion errors as the comparator will respond to this noise. A low inductance tantalum filter capacitor should be used close to the converter  $V_{CC}$  pin and values of 1  $\mu$ F or greater are recommended. If an unregulated voltage is available in the system, a separate LM340LAZ-5.0, TO-92, 5V voltage regulator for the converter (and other analog circuitry) will greatly reduce digital noise on the  $V_{CC}$  supply.

### 2.11 Wiring and Hook-Up Precautions

Standard digital wire wrap sockets are not satisfactory for breadboarding this A/D converter. Sockets on PC boards can be used and all logic signal wires and leads should be grouped and kept as far away as possible from the analog signal leads. Exposed leads to the analog inputs can cause undesired digital noise and hum pickup; therefore shielded leads may be necessary in many applications.

A single point analog ground that is separate from the logic ground points should be used. The power supply bypass capacitor and the self-clocking capacitor (if used) should both be returned to digital ground. Any  $V_{REF}/2$  bypass capacitors, analog input filter capacitors, or input signal shielding should be returned to the analog ground point. A test for proper grounding is to measure the zero error of the A/D converter. Zero errors in excess of  $\frac{1}{4}$  LSB can usually be traced to improper board layout and wiring (see section 2.5.1 for measuring the zero error).

### 3.0 TESTING THE A/D CONVERTER

There are many degrees of complexity associated with testing an A/D converter. One of the simplest tests is to apply a known analog input voltage to the converter and use LEDs to display the resulting digital output code as shown in Figure 9. For ease of testing, the  $V_{REF}/2$  (pin 9) should be supplied with 2.560  $V_{DC}$  and a  $V_{CC}$  supply voltage of 5.12  $V_{DC}$  should be used. This provides an LSB value of 20 mV.

If a full-scale adjustment is to be made, an analog input voltage of 5.090  $V_{DC}$  (5.120- $\frac{1}{2}$  LSB) should be applied to the  $V_{IN}(+)$  pin with the  $V_{IN}(-)$  pin grounded. The value of the  $V_{REF}/2$  input voltage should then be adjusted until the digital output code is just changing from 1111 1110 to 1111 1111. This value of  $V_{REF}/2$  should then be used for all the tests. The digital output LED display can be decoded by dividing the 8 bits into 2 hex characters, the 4 most significant (MS) and the 4 least significant (LS). Table 1 shows the fractional binary equivalent of these two 4-bit groups. By adding the voltages obtained from the "VMS" and "VLS" columns in Table 1, the nominal value of the digital display (when  $V_{REF}/2 = 2.560V$ ) can be determined. For example, for an output LED display of 1011 0110 or B6 (in hex), the voltage values from the table are 3.520 + 0.120 or 3.640  $V_{DC}$ . These voltage values represent the center-values of a perfect A/D converter. The effects of quantization error have to be accounted for in the interpretation of the test results.

## Functional Description (Continued)




FIGURE 9. Basic A/D Tester

For a higher speed test system, or to obtain plotted data, a digital-to-analog converter is needed for the test set-up. An accurate 10-bit DAC can serve as the precision voltage source for the A/D. Errors of the A/D under test can be expressed as either analog voltages or differences in 2 digital words.

A basic A/D tester that uses a DAC and provides the error as an analog output voltage is shown in Figure 8. The 2 op-amps can be eliminated if a lab DVM with a numerical subtraction feature is available to read the difference voltage, "A-C", directly. The analog input voltage can be supplied by a low frequency ramp generator and an X-Y plotter can be used to provide analog error (Y axis) versus analog input (X axis).

For operation with a microprocessor or a computer-based test system, it is more convenient to present the errors digitally. This can be done with the circuit of Figure 11, where the output code transitions can be detected as the 10-bit DAC is incremented. This provides  $\frac{1}{4}$  LSB steps for the 8-bit A/D under test. If the results of this test are automatically plotted with the analog input on the X axis and the error (in LSB's) as the Y axis, a useful transfer function of the A/D under test results. For acceptance testing, the plot is not necessary and the testing speed can be increased by establishing internal limits on the allowed error for each code.

### 4.0 MICROPROCESSOR INTERFACING

To discuss the interface with 8080A and 6800 microprocessors, a common sample subroutine structure is used. The microprocessor starts the A/D, reads and stores the results of 16 successive conversions, then returns to the user's program. The 16 data bytes are stored in 16 successive memory locations. All Data and Addresses will be given in hexadecimal form. Software and hardware details are provided separately for each type of microprocessor.

#### 4.1 Interfacing 8080 Microprocessor Derivatives (8048, 8085)

This converter has been designed to directly interface with derivatives of the 8080 microprocessor. The A/D can be mapped into memory space (using standard memory address decoding for CS and the MEMR and MEMW strobes) or it can be controlled as an I/O device by using the I/O R and I/O W strobes and decoding the address bits A0 → A7 (or address bits A8 → A15 as they will contain the same 8-bit address information) to obtain the CS input. Using the I/O space provides 256 additional addresses and may allow a simpler 8-bit address decoder but the data can only be input to the accumulator. To make use of the additional memory reference instructions, the A/D should be mapped into memory space. An example of an A/D in I/O space is shown in Figure 12.

## Functional Description (Continued)




FIGURE 10. A/D Tester with Analog Error Output





FIGURE 11. Basic "Digital" A/D Tester

TABLE 1. DECODING THE DIGITAL OUTPUT LEDs

HEX	BINARY	FRACTIONAL BINARY VALUE FOR		OUTPUT VOLTAGE CENTER VALUES WITH $V_{REF}/2^8 \cdot 2.560 \text{ V}_{DC}$	
		MS GROUP	LS GROUP	VMS GROUP (Note 15)	VLS GROUP (Note 15)
F	1 1 1 1		15/16		4.800 0.300
E	1 1 1 0		7/8		4.480 0.280
D	1 1 0 1		13/16		4.160 0.260
C	1 1 0 0	3/4		3.840 0.240	
B	1 0 1 1		11/16		3.520 0.220
A	1 0 1 0		5/8		3.200 0.200
9	1 0 0 1		9/16		2.880 0.180
8	1 0 0 0	1/2		2.560 0.160	
7	0 1 1 1		7/16		2.240 0.140
6	0 1 1 0		3/8		1.920 0.120
5	0 1 0 1		5/16		1.600 0.100
4	0 1 0 0	1/4		1.280 0.080	
3	0 0 1 1		3/16		0.960 0.060
2	0 0 1 0		1/8		0.640 0.040
1	0 0 0 1		1/16		0.320 0.020
0	0 0 0 0			0	0

Note 15: Display Output = VMS Group + VLS Group.

### Functional Description (Continued)



Note 16: \*Pin numbers for the DP8228 system controller, others are INS8060A.

Note 17: Pin 23 of the DP8228 must be tied to +12V through a 1 kΩ resistor to generate the RST 7 instruction when an interrupt is acknowledged as required by the accompanying sample program.

FIGURE 12. ADC0801\_INS8060A CPU Interface

## Functional Description (Continued)

### SAMPLE PROGRAM FOR Figure 12 ADC0801-INS8080A CPU INTERFACE

0038	C3 00 03	RST 7:	JMP	LD DATA
*	*	*		
*	*	*		
0100	21 00 02	START:	LXI H 0200H	; HL pair will point to ; data storage locations
0103	31 00 04	RETURN:	LXI SP 0400H	; Initialize Stack pointer (Note 1)
0106	7D		MOV A, L	; Test # of bytes entered
0107	FE OF		CPI 07H	; If # = 16, JMP to
0109	CA 13 01		JZ CONT	; user program
010C	D3 E0		OUT B0H	; Start A/D
010E	FB		EI	; Enable interrupt
010F	00	LOOP:	NOP	; Loop until end of
0110	C3 0F 01		JMP LOOP	; conversion
0113	*	CONT:	*	
*	*	*	*	
*	*	(User program to process data)	*	
*	*	*	*	
*	*	*	*	
0300	DB E0	LD DATA:	IN EDH	; Load data into accumulator
0302	77		MOTM, A	; Store data
0303	23		INX R	; Increment storage pointer
0304	C3 03 01		JMP RETURN	

Copyright 1982

Note 18: The stack pointer must be dimensioned because a RST 7 instruction pushes the PC onto the stack.

Note 19: All address used were arbitrarily chosen.

The standard control bus signals of the 8080 CS, RD and WR can be directly wired to the digital control inputs of the A/D and the bus timing requirements are met to allow both starting the converter and outputting the data onto the data bus. A bus driver should be used for larger microprocessor systems where the data bus leaves the PC board and/or must drive capacitive loads larger than 100 pF.

#### 4.1.1 Sample 8080A CPU Interfacing Circuitry and Program

The following sample program and associated hardware shown in Figure 12 may be used to input data from the converter to the INS8080A CPU chip set (comprised of the INS8080A microprocessor, the INS8228 system controller and the INS8224 clock generator). For simplicity, the A/D is controlled as an I/O device, specifically an 8-bit bi-directional port located at an arbitrarily chosen port address, E0. The TRI-STATE output capability of the A/D eliminates the need for a peripheral interface device, however address decoding is still required to generate the appropriate CS for the converter.

It is important to note that in systems where the A/D converter is 1-of-8 or less I/O mapped devices, no address decoding circuitry is necessary. Each of the 8 address bits (A0 to A7) can be directly used as CS inputs—one for each I/O device.

#### 4.1.2 INS8048 Interface

The INS8048 interface technique with the ADC0801 series (see Figure 13) is simpler than the 8080A CPU interface. There are 24 I/O lines and three test input lines in the 8048. With these extra I/O lines available, one of the I/O lines (bit 0 of port 1) is used as the chip select signal to the A/D, thus eliminating the use of an external address decoder. Bus control signals RD, WR and INT of the 8048 are tied directly to the A/D. The 16 converted data words are stored at on-chip RAM locations from 20 to 2F (Hex). The RD and WR signals are generated by reading from and writing into a dummy address, respectively. A sample interface program is shown below.

## Functional Description (Continued)




FIGURE 13. IN8048 Interface

### SAMPLE PROGRAM FOR Figure 13 IN8048 INTERFACE

```

04 10      JMP    10H          ; Program starts at addr 10
04 50      ORG    3H
04 50      JMP    50H          ; Interrupt jump vector
04 50      ORG    10H          ; Main program
99 FE      ANL    P1, #0FEH   ; Chip select
81        MOVX   A, @R1       ; Read in the 1st data
81        MOVX   A, @R1       ; to reset the intr
89 01      ORL    P1, #1       ; Set port pin high
B8 20      MOV    R0, #20H    ; Data address
B9 FF      MOV    R1, #0FFH   ; Dummy address
BA 10      MOV    R2, #10H    ; Counter for 16 bytes
23 FF      AGAIN: MOV    A, #0FFH   ; Set ACC for intr loop
99 FE      ANL    P1, #0FEH   ; Send CS (bit 0 of P1)
91        MOVX   @R1, A      ; Send WR out
05        EM     I           ; Enable interrupt
98 21      LOOP:  JNZ    R2, AGAIN; Wait for interrupt
EA 1B      DJNZ   R2, AGAIN; If 16 bytes are read
00        NOP
00        NOP
00        ORG    50H          ; Input data, CS still low
81      INDATA: MOVX   A, @R1   ; Store in memory
A0        MOV    @R0, A      ; Increment storage counter
18        INC    R0
89 01      ORL    P1, #1       ; Reset CS signal
27        CLR    A           ; Clear ACC to get out of
93        RETR

```

D8000071-A8

### 4.2 Interfacing the Z-80

The Z-80 control bus is slightly different from that of the 8080. General RD and WR strobes are provided and separate memory request, MREQ, and I/O request, IORQ, signals are used which have to be combined with the generalized strobes to provide the equivalent 8080 signals. An advantage of operating the A/D in I/O space with the Z-80 is that the CPU will automatically insert one wait state (the RD and WR strobes are extended one clock period) to allow more time for the I/O devices to respond. Logic to map the A/D in I/O space is shown in Figure 14.




FIGURE 14. Mapping the A/D as an I/O Device for Use with the Z-80 CPU

Additional I/O advantages exist as software DMA routines are available and use can be made of the output data transfer which exists on the upper 8 address lines (A8 to A15) dur-

## Functional Description (Continued)

ing I/O input instructions. For example, MUX channel selection for the A/D can be accomplished with this operating mode.

### 4.3 Interfacing 6800 Microprocessor Derivatives (6502 etc.)

The control bus for the 6800 microprocessor derivatives does not use the RD and WR strobe signals. Instead it employs a single R/W line and additional timing, if needed, can be derived from the  $\phi_2$  clock. All I/O devices are memory mapped in the 6800 system, and a special signal, VMA, indicates that the current address is valid. Figure 15 shows an interface schematic where the A/D is memory mapped in the 6800 system. For simplicity, the CS decoding is shown using 1/2 DM8092. Note that in many 6800 systems, an already decoded 4/5 line is brought out to the common bus at pin 21. This can be tied directly to the CS pin of the A/D, provided that no other devices are addressed at HX ADDR: 4XXX or 5XXX.

The following subroutine performs essentially the same function as in the case of the 8080A interface and it can be called from anywhere in the user's program.

In Figure 16 the ADC0801 series is interfaced to the MC6800 microprocessor through (the arbitrarily chosen) Port B of the MC6820 or MC6821 Peripheral Interface Adapter, (PIA). Here the CS pin of the A/D is grounded since the PIA is al-

ready memory mapped in the MC6800 system and no CS decoding is necessary. Also notice that the A/D output data lines are connected to the microprocessor bus under program control through the PIA and therefore the A/D RD pin can be grounded.


A sample interface program equivalent to the previous one is shown below. Figure 16. The PIA Data and Control Registers of Port B are located at HEX addresses 8006 and 8007, respectively.

### 5.0 GENERAL APPLICATIONS

The following applications show some interesting uses for the A/D. The fact that one particular microprocessor is used is not meant to be restrictive. Each of these application circuits would have its counterpart using any microprocessor that is desired.

#### 5.1 Multiple ADC0801 Series to MC6800 CPU Interface

To transfer analog data from several channels to a single microprocessor system, a multiple converter scheme presents several advantages over the conventional multiplexer-single-converter approach. With the ADC0801 series, the differential inputs allow individual span adjustment for each channel. Furthermore, all analog input channels are sensed simultaneously, which essentially divides the microprocessor's total system servicing time by the number of channels, since all conversions occur simultaneously. This scheme is shown in Figure 17.



Note 20: Numbers in parentheses refer to MC6800 CPU pin out.

Note 21: Number or letters in brackets refer to standard MC6800 system common bus code.

FIGURE 15. ADC0801-MC6800 CPU Interface

## Functional Description (Continued)

SAMPLE PROGRAM FOR Figure 15 ADC0801-MC6800 CPU INTERFACE

```

0010  DF 36      DATAIN    SIX      TEMP2      ; Save contents of X
0012  CE 00 2C    LDX       #\$002C    ; Upon IRQ low CPU
0015  FF FF F8    SIX      \$FFFF    ; jumps to 002C
0018  B7 50 00    STA     \$5000    ; Start ADC0801
001B  02          CLI
001C  3E          CONVMT   MAI
001D  DE 34          ; Wait for interrupt
001F  8C 02 07    LDX       TEMP1
0022  27 14          ; Is final data stored?
0024  B7 50 00    BEQ     ENDP
0027  08          STA     \$5000    ; Restarts ADC0801
0028  DF 34          ; Read data
002A  20 F0    BRA     CONVRT
002C  DE 34          ; Store it at X
002E  B8 50 00    LDAA    \$5000
0031  A7 00          ; RTI
0033  3B          STA     X
0034  02 00          ; FDB
0035  00 00          ; Starting address for
0036  CE 02 00    TEMP2    FDB     \$0000
0038  ENDP          LDX     \$0200    ; Reinitialize TEMP1
003B  DF 34          ; RTS
003D  DE 36          ; Return from Subroutine
003F  39          RTS
                                         ; To user's program

```

Diagram 15

Note 22: In order for the microprocessor to service subroutines and interrupts, the stack pointer must be dimensioned in the user's program.




FIGURE 16. ADC0801-MC6820 PIA Interface

## Functional Description (Continued)

### SAMPLE PROGRAM FOR Figure 16 ADC0801-MC6820 PIA INTERFACE

```

0010    CE 00 38      DATAIN     LDX      #$0038      ;Open IRQ low CPU
0013    FF FF F8      STX      $FFFF      ;Jumps to 0038
0016    B6 80 06      LDAA     PIAORB     :Clear possible IRQ flags
0019    4F           CLRA
001A    B7 80 07      STAA     PIACRB
001D    B7 80 06      STAA     PIACRB      ;Set Port B as input
0020    0E           CLI
0021    CB 34          LDAB     #$34
0023    86 3D          LDAA     #$3D
0025    F7 80 07      CONVRT   STAB     PIACRB      ;Starts ADC0801
0028    B7 80 07      STAA     PIACRB
002B    3E           WAI       ;Wait for interrupt
002C    DE 40          LDX      TEMP1
002E    80 02 0F      CPX      #$020F      ;Is final data stored?
0031    27 07          BEQ      ENDP
0033    08           INX
0034    DF 40          STX      TEMP1
0036    20 ED          BRA      CONVRT
0038    DE 40          INTRPT   LDX      TEMP1
003A    B6 80 06      LDAA     PIAORB      ;Read data in
003D    A7 00          STAA     X          ;Store it at X
003F    3B           RTI
0040    02 00          TDB      $0200      ;Starting address for
                                         ;data storage
0042    02 02 00      ENDP   LDX      #$0200      ;Reinitialize TEMP1
0045    DF 40          STX      TEMP1
0047    39           RTS       ;Return from subroutine
                                         ;To user's program
                                         ;PIACRB EQU $8006      ;To user's program
                                         ;PIACRB EQU $8007

```

The following schematic and sample subroutine (DATA IN) may be used to interface (up to) 8 ADC0801's directly to the MC6800 CPU. This scheme can easily be extended to allow the interface of more converters. In this configuration the converters are (arbitrarily) located at HEX address 5000 in the MC6800 memory space. To save components, the clock signal is derived from just one RC pair on the first converter. This output drives the other A/Ds.

All the converters are started simultaneously with a STORE instruction at HEX address 5000. Note that any other HEX address of the form 5XXX will be decoded by the circuit, pulling all the CS inputs low. This can easily be avoided by using a more definitive address decoding scheme. All the interrupts are ORed together to insure that all A/Ds have completed their conversion before the microprocessor is interrupted.


The subroutine, DATA IN, may be called from anywhere in the user's program. Once called, this routine initializes the

CPU, starts all the converters simultaneously and waits for the interrupt signal. Upon receiving the interrupt, it reads the converters (from HEX addresses 5000 through 5007) and stores the data successively at (arbitrarily chosen) HEX addresses 0200 to 0207, before returning to the user's program. All CPU registers then recover the original data they had before servicing DATA IN.

### 5.2 Auto-Zeroed Differential Transducer Amplifier and A/D Converter

The differential inputs of the ADC0801 series eliminate the need to perform a differential to single ended conversion for a differential transducer. Thus, one op amp can be eliminated since the differential to single ended conversion is provided by the differential input of the ADC0801 series. In general, a transducer preamp is required to take advantage of the full A/D converter input dynamic range.

## Functional Description (Continued)



Note 23: Numbers in parentheses refer to MC6800 CPU pin out.

Note 24: Numbers of letters in brackets refer to standard MC6800 system common bus code.

FIGURE 17. Interfacing Multiple A/Ds In an MC6800 System

## Functional Description (Continued)

### SAMPLE PROGRAM FOR Figure 17 INTERFACING MULTIPLE A/D's IN AN MC6800 SYSTEM

ADDRESS	HEX CODE		MNEMONICS	COMMENTS
0010	DF 44	DATAIN	STX TEMP	; Save Contents of X
0012	CE 00 2A		LDX #002A	; Upon IRQ LOW CPU
0018	FF FF F8		STX \$FFFF	; Jumps to 002A
0018	B7 50 00		STA \$5000	; Starts all A/D's
001B	0E		CLI	
001C	3E		WAI	; Wait for interrupt
001D	CE 50 00		LDX #\$5000	
0020	DF 40		STX INDEX1	; Reset both INDEX
0022	CE 02 00		LDX #\$0200	; 1 and 2 to starting
0025	DF 42		STX INDEX2	; addresses
0027	DE 44		LDX TEMP	
0029	39		RTS	; Return from subroutine
002A	DE 40	INTRPT	LDX INDEX1	; INDEX1 → X
002C	A6 00		LDAA X	; Read data in from A/D at X
002E	08		INX	; Increment X by one
002F	DF 40		STX INDEX1	; X → INDEX1
0031	DE 42		LDX INDEX2	; INDEX2 → X

00000011-43

### SAMPLE PROGRAM FOR Figure 17 INTERFACING MULTIPLE A/D's IN AN MC6800 SYSTEM

ADDRESS	HEX CODE		MNEMONICS	COMMENTS
0033	A7 00		STA X	; Stores data at X
0035	8C 02 07		CPL #\$0207	; Have all A/D's been read?
0038	27 05		BZQ RETURN	; Yes : branch to RETURN
003A	08		INX	; No : increment X by one
003B	DF 42		STX INDEX2	; X → INDEX2
003D	20 EB		BRA INTRPT	; Branch to 002A
003F	3B		RTS	
0040	50 00	INTRPT	FDB \$5000	; Starting address for A/D
0042	02 00	INTRPT	FDB \$0200	; Starting address for data storage
0044	00 00		TEMP FDB \$0000	

00000011-44

Note 25: In order for the microprocessor to service subroutines and interrupts, the stack pointer must be dimensioned in the user's program.

For amplification of DC input signals, a major system error is the input offset voltage of the amplifiers used for the preamp. Figure 18 is a gain of 100 differential preamp whose offset voltage errors will be cancelled by a zeroing subroutine which is performed by the INS8080A microprocessor system. The total allowable input offset voltage error for this preamp is only 50  $\mu$ V for 14 LSB error. This would obviously require very precise amplifiers. The expression for the differential output voltage of the preamp is:

$$V_O = [V_{IN(+)} - V_{IN(-)}] \left[ 1 + \frac{2R_2}{R_1} \right] +$$

SIGNAL      GAIN

$$(V_{OS_2} - V_{OS_1} - V_{OS_3} \pm I_x R_x) \left( 1 + \frac{2R_2}{R_1} \right)$$

DC ERROR TERM      GAIN

where  $I_x$  is the current through resistor  $R_x$ . All of the offset error terms can be cancelled by making  $\pm I_x R_x = V_{OS_1} + V_{OS_3} - V_{OS_2}$ . This is the principle of this auto-zeroing scheme.


The INS8080A uses the 3 I/O ports of an INS8255 Programmable Peripheral Interface (PPI) to control the auto zeroing and input data from the ADC0801 as shown in Figure 19. The PPI is programmed for basic I/O operation (mode 0) with Port A being an input port and Ports B and C being output ports. Two bits of Port C are used to alternately open or close the 2 switches at the input of the preamp. Switch SW1 is closed to force the preamp's differential input to be zero during the zeroing subroutine and then opened and SW2 is then closed for conversion of the actual differential input signal. Using 2 switches in this manner eliminates concern for the ON resistance of the switches as they must conduct only the input bias current of the input amplifiers.

Output Port B is used as a successive approximation register by the 08080 and the binary scaled resistors in series with each output bit create a D/A converter. During the zeroing subroutine, the voltage at  $V_x$  increases or decreases as required to make the differential output voltage equal to zero. This is accomplished by ensuring that the voltage at the output of A1 is approximately 2.5V so that a logic "1" (5V) on

## Functional Description (Continued)

any output of Port B will source current into node  $V_X$ , thus raising the voltage at  $V_X$  and making the output differential more negative. Conversely, a logic "0" (0V) will pull current out of node  $V_X$  and decrease the voltage, causing the differential output to become more positive. For the resistor values shown,  $V_X$  can move  $\pm 12$  mV with a resolution of 50  $\mu$ V, which will null the offset error term to  $\frac{1}{4}$  LSB of full-scale for

the ADC0801. It is important that the voltage levels that drive the auto-zero resistors be constant. Also, for symmetry, a logic swing of 0V to 5V is convenient. To achieve this, a CMOS buffer is used for the logic output signals of Port B and this CMOS package is powered with a stable 5V source. Buffer amplifier A1 is necessary so that it can source or sink the D/A output current.



0000671-01

Note 26:  $R_2 = 49.5\text{ k}\Omega$ 

Note 27: Switches are LMC1334 CMOS analog switches.

Note 28: The 9 resistors used in the auto-zero section can be  $\pm 5\%$  tolerance.

FIGURE 18. Gain of 100 Differential Transducer Preampl.

### Functional Description (Continued)




FIGURE 19. Microprocessor Interface Circuitry for Differential Preamp

A flow chart for the zeroing subroutine is shown in Figure 20. It must be noted that the ADC0801 series will output an all zero code when it converts a negative input [ $V_{IN}(-) > V_{IN}(+)$ ]. Also, a logic inversion exists as all of the I/O ports are buffered with inverting gates.

Basically, if the data read is zero, the differential output voltage is negative, so a bit in Port B is cleared to pull  $V_X$  more negative which will make the output more positive for the next conversion. If the data read is not zero, the output voltage is positive so a bit in Port B is set to make  $V_X$  more positive and the output more negative. This continues for 8 approximations and the differential output eventually converges to within 5 mV of zero.

The actual program is given in Figure 21. All addresses used are compatible with the BLC 80/10 microcomputer system. In particular:

Port A and the ADC0801 are at port address E4

Port B is at port address E5

Port C is at port address E6

PPI control word port is at port address E7

Program Counter automatically goes to ADDR:3C3D upon acknowledgement of an interrupt from the ADC0801

need for the CPU to determine which device requires servicing. Figure 22 and the accompanying software is a method of determining which of 7 ADC0801 converters has completed a conversion (INTR asserted) and is requesting an interrupt. This circuit allows starting the A/D converters in any sequence, but will input and store valid data from the converters with a priority sequence of A/D 1 being read first, A/D 2 second, etc., through A/D 7 which would have the lowest priority for data being read. Only the converters whose INT is asserted will be read.

The key to decoding circuitry is the DM74LS373, 8-bit D type flip-flop. When the Z-80 acknowledges the interrupt, the program is vectored to a data input Z-80 subroutine. This subroutine will read a peripheral status word from the DM74LS373 which contains the logic state of the INTR outputs of all the converters. Each converter which initiates an interrupt will place a logic "1" in a unique bit position in the status word and the subroutine will determine the identity of the converter and execute a data read. An identifier word (which indicates which A/D the data came from) is stored in the next sequential memory location above the location of the data so the program can keep track of the identity of the data entered.

#### 5.3 Multiple A/D Converters In a Z-80 Interrupt Driven Mode

In data acquisition systems where more than one A/D converter (or other peripheral device) will be interrupting program execution of a microprocessor, there is obviously a

## Functional Description (Continued)




FIGURE 20. Flow Chart for Auto-Zero Routine

**Functional Description (Continued)**

```

3D00 3E90 MVI 90
3D02 D3E7 OUT Control Port          ; Program PPI
3D04 2601 MVI H 01
3D06 7C MOV A,H
3D07 D3E6 OUT C
3D09 0680 MVI B 80
3D0B 3E7F MVI A,7F
3D0D 4F MOV C,A
3D0E D3E5 OUT B
3D10 31AAJD LXI SP JDAA           Start
3D13 D3E4 OUT A
3D15 FB IE
3D16 00 NOP
3D17 C3163D JMP Loop
3D1A 7A MOV A,D
3D1B C600 ADI 00
3D1D CA2D3D JZ Set C
3D20 78 MOV A,B
3D21 F600 ORI 00
3D23 1F RAR
3D24 FE00 CPI 00
3D26 CA573D JZ Done
3D29 47 MOV B,A
3D2A C3333D JMP New C
3D2D 79 MOV A,C
3D2E B0 ORA B
3D2F 4F MOV C,A
3D30 C3203D JMP Shift B
3D33 A9 XRI C
3D34 C5DDAD JMP Return
3D37 47 MOV B,A
3D38 7C MOV A,H
3D39 E003 XRI 03
3D3B D3E6 OUT C
3D3D * Normal
* +
* +
* Program for processing
* proper data values
3C3D DBE4 18 A Read A/D Subroutine
3C3F E0FF XRI FF ; Read A/D data
3C41 57 MOV D,A ; Invert data
3C42 78 MOV A,B ; Is B Reg = 0? If not stay
3C43 E0FF ARI FF ; in auto zero subroutine
3C45 C61A3D JHZ Auto-Zero
3C48 C33D3D JMP Normal

```

DS00871-48

Note 29: All numerical values are hexadecimal representations.

FIGURE 21. Software for Auto-Zeroed Differential A/D

## 5.3 Multiple A/D Converters in a Z-80 Interrupt Driven Mode (Continued)

The following notes apply:

- It is assumed that the CPU automatically performs a RST 7 instruction when a valid interrupt is acknowledged (CPU is in interrupt mode 1). Hence, the subroutine starting address of X0038.
- The address bus from the Z-80 and the data bus to the Z-80 are assumed to be inverted by bus drivers.
- A/D data and identifying words will be stored in sequential memory locations starting at the arbitrarily chosen address X 3E00.

- The stack pointer must be dimensioned in the main program as the RST 7 instruction automatically pushes the PC onto the stack and the subroutine uses an additional 6 stack addresses.
- The peripherals of concern are mapped into I/O space with the following port assignments:

**Functional Description (Continued)**

HEX PORT ADDRESS	PERIPHERAL
00	MM74C374 8-bit flip-flop
01	A/D 1
02	A/D 2
03	A/D 3

**HEX PORT ADDRESS**

04	A/D 4
05	A/D 5
06	A/D 6
07	A/D 7

This port address also serves as the A/D identifying word in the program.





FIGURE 22. Multiple A/Ds with Z-80 Type Microprocessor


## Functional Description (Continued)

INTERRUPT SERVICING SUBROUTINE			
LOC	OBJ CODE	SOURCE STATEMENT	COMMENT
0038	E5	PUSH HL	; Save contents of all registers affected by this subroutine.
0039	C5	PUSH BC	
003A	F5	PUSH AF	; Assumed INT mode 1 earlier set.
003B	21 00 3E	LD (HL), X3E00	; Initialize memory pointer where data will be stored.
003E	0E D1	LD C, X01	; C register will be port ADDR of A/D converters.
0040	D300	OUT X00, A	; Load peripheral status word into 8-bit latch.
0042	D800	IMA, X00	; Load status word into accumulator.
0044	47	LD B, A	; Save the status word.
0045	79	TEST LD A, C	; Test to see if the status of all A/D's have been checked. If so, exit subroutine.
0046	FE 08	CP, X08	
0048	CA 60 00	JFZ, DONE	
004B	78	LD A, B	; Test a single bit in status word by looking for a "1" to be rotated into the CARRY (an INT is loaded as a "1"). If CARRY is set then load
004C	1F	RRR	
004D	47	LD B, A	; contents of A/D at port ADDR in C register.
004E	DA 5500	JPC, LOAD	
0051	0C	NEXT INC C	; If CARRY is not set, increment C register to point
0052	C3 4500	JP, TEST	; to next A/D, then test next bit in status word.
0055	ED 78	LOAD IN A, (C)	; Read data from interrupting A/D and invert
0057	EE FF	XOR FF	the data.
0059	??	LD (HL), A	; Store the data
005A	2C	INCL	
005B	71	LD (HL), C	; Store A/D identifier (A/D port ADDR).
005C	2C	INCL	
005D	C3 51 00	JP, NEXT	; Test next bit in status word.
0060	F1	DONE POP AF	; Re-establish all registers as they were
0061	C1	POP BC	before the interrupt.
0062	F1	POP HL	
0063	D9	RET	; Return to original program

0000000000000000

**Physical Dimensions** inches (millimeters) unless otherwise noted

**SO Package (M)**  
Order Number ADC0802LCWM or ADC0804LCWM  
NS Package Number M20B



**Molded Dual-In-Line Package (N)**  
Order Number ADC0801LCN, ADC0802LCN,  
ADC0803LCN, ADC0804LCN or ADC0805LCN  
NS Package Number N20A

## Notes

### LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 National Semiconductor  
Corporation  
Americas  
Tel: 1-800-272-9888  
Fax: 1-800-737-7010  
Email: support@nsc.com  
[www.national.com](http://www.national.com)

National Semiconductor  
Europe  
Fax: +49 (0) 1 80-930 85 85  
Email: europe.support@nsc.com  
Germany Tel: +49 (0) 1 80-930 85 85  
Spain Tel: +49 (0) 1 80-932 78 32  
France Tel: +49 (0) 1 80-932 93 58  
Italy Tel: +49 (0) 1 80-934 16 80

National Semiconductor  
Asia Pacific Customer  
Response Group  
Tel: 65-2544488  
Fax: 65-2804484  
Email: apm.support@nsc.com

National Semiconductor  
Japan Ltd.  
Tel: 81-3-5839-7500  
Fax: 81-3-5636-7307

LIQUID CRYSTAL DISPLAY MODULE

M 1 6 3 2

USER MANUAL

Seiko Instruments Inc.

## 1. GENERAL

### 1.1 General

The M1632 is a low-power-consumption dot-matrix liquid crystal display (LCD) module with a high-contrast wide-view TN LCD panel and a CMOS LCD drive controller built in. The controller has a built-in character generator ROM/RAM, and display data RAM. All the display functions are controlled by instructions and the module can easily be interfaced with an MPU. This makes the module applicable to a wide range of purposes including terminal display units for microcomputers and display units for measuring gages.


### 1.2 Features

- 16-character, two-line TN liquid crystal display of 5 x 7 dot matrix + cursor
- Duty ratio: 1/16
- Character generator ROM for 192 character types  
(character font: 5 x 7 dot matrix)
- Character generator RAM for eight character types (program write)  
(character font: 5 x 7 dot matrix)
- 80 x 8 bit display data RAM (80 characters maximum)
- Interface with four-bit and eight-bit MPUs possible
- Display data RAM and character generator RAM readable from MPU
- Many instruction functions

Display Clear, Cursor Home, Display ON/OFF, Cursor ON/OFF, Display Character Blink, Cursor Shift, and Display Shift

- Built-in oscillator circuit
- +5 V single power supply
- Built-in automatic reset circuit at power-on
- CMOS process
- Operating temperature range: 0°C to 50°C

## 1.3 Dimensions Diagram




Unit : mm/inch  
General tolerance :  $\pm 0.5$  mm

## I/O terminal symbol

No.	Symbol	Level	Function	
1	Vss	-	Power Supply for LCD Drive	0V (GND)
2	Vcc	-		5V ±10%
3	Vee	-		
4	RS	H/L	H: Data Input L: Instruction Input	
5	R/W	H/L	H:READ L:WRITE	
6	E	H,L	Enable Signal	
7	DB0	H/L	Data Bus	
8	DB1	H/L		
9	DB2	H/L		
10	DB3	H/L		
11	DB4	H/L		
12	DB5	H/L		
13	DB6	H/L		
14	DB7	H/L		
15	V+ BL	-	Back Light Supply	4 - 4.2V 50-200mA
16	V- BL	-		0V (GND)

Figure 1 Dimensions diagram

## 1.4 Block Diagram



### 1.5 Absolute Maximum Ratings

$V_{SS} = 0V$

Item	Symbol	Standard	Unit	Remarks
Power supply voltage	$V_{DD}$	-0.3 to +7.0	V	
	$V_{LC}$	$V_{DD} - 13.5$ to $V_{DD} + 0.3$	V	
Input voltage	$V_{in}$	-0.3 to $V_{DD} + 0.3$	V	
Operating temperature	$T_{opr}$	0 to +50	°C	
Storage temperature	$T_{stg}$	-20 to +60	°C	At 50% RH

### 1.6 Electrical Characteristics

$V_{DD} = 5V \pm 5\%$ ,  $V_{SS} = 0V$ ,  $T_A = 0^\circ C$  to  $50^\circ C$

Item	Symbol	Conditions	Standard			Unit
			Min.	Typ.	Max.	
Input voltage	High	$V_{IH1}$	2.2	-	$V_{DD}$	V
	Low	$V_{IL1}$	0	-	0.6	V
Output voltage (TTL)	High	$V_{OH1}$	- $I_{OH} = 0.205$ mA	2.4	-	V
	Low	$V_{OL1}$	$I_{OL} = 1.2$ mA	-	-	0.4 V
Output voltage (CMOS)	High	$V_{OH2}$	- $I_{OH} = 0.04$ mA	$0.9V_{DD}$	-	V
	Low	$V_{OL2}$	$I_{OL} = 0.04$ mA	-	-	$0.1V_{DD}$ V
Power supply voltage	$V_{DD}$		4.75	5.00	5.25	V
	$V_{LC}$	$V_{DD} = 5V$ , $T_A = 25^\circ C$	-	0.25	-	V
Current consumption	$I_{DD}$		-	2.0	3.0	mA
	$I_{LC}$	$V_{LC} = 0.25V$	-	-	1.0	mA
Clock oscillation freq.	$f_{osc}$	Resistance oscillation	190	270	350	kHz


## 1.7 Optical Characteristics

### 1.7.1 Optical characteristics


Maximum viewing angle: 6 o'clock ( $\theta = 0^\circ$ )  
 $T_A = 25^\circ\text{C}$ ,  $V_{opr} = 4.75\text{ V}$

Item	Symbol	Conditions	Min.	Typ.	Max.	Remarks
Viewing angle	$\theta_2 - \theta_1$	$C \geq 2.0$ , $\theta = 0^\circ$	35	-	-	See Notes 1 and 2.
Contrast	$C$	$\theta = 25^\circ$ , $\phi = 0^\circ$	5	8	-	See Note 3.
Rise time	$t_{on}$	$\theta = 25^\circ$ , $\phi = 0^\circ$	-	60 ms	70 ms	See Note 4.
Fall time	$t_{off}$	$\theta = 25^\circ$ , $\phi = 0^\circ$	-	150 ms	170 ms	See Note 4.

Note 1: Definition of angles  $\phi$  and  $\theta$




Note 2: Definition of viewing angles  $\theta_1$  and  $\theta_2$




Note 3: Definition of contrast  $C$

$$C = \frac{\text{Brightness (reflection) of unselected dot (B2)}}{\text{Brightness (reflection) of selected dot (B1)}}$$



Note 4: Definition of response time



$V_{opr}$ : Operating voltage (V)  
 $f_{FRM}$ : Frame frequency (Hz)  
 $t_{on}$ : Response time (rise)(ms)  
 $t_{off}$ : Response time (fall)(ms)

### 1.7.2 Recommended operating voltage

The viewing angle and screen contrast of the LCD panel can be varied by changing the liquid crystal operating voltage ( $V_{opr}$ ), that is  $V_{LC}$ .

The optical characteristics is influenced by an ambient temperature. The recommended value of  $V_{opr}$  for an ambient temperatures are shown below.

Temperature (°C)	0	10	25	40	50
Voltage $V_{opr}$ (V)	5.00	4.90	4.75	4.60	4.50

$$V_{opr} = V_{DD} - V_{LC}$$

## 2. OPERATING INSTRUCTIONS

### 2.1 Terminal Functions

Table 1 Terminal functions

Signal name	No. of terminals	I/O	Destination	Function
DB <sub>0</sub> to DB <sub>3</sub>	4	I/O	MPU	Tristate bidirectional lower four data buses: Data is read from the module to the MPU or written to the module from the MPU through the buses. If the interface data is 4 bits, the signals are not used.
DB <sub>4</sub> to DB <sub>7</sub>	4	I/O	MPU	Tristate bidirectional upper four data buses: Data is read from the module to the MPU or written to the module from the MPU through the buses. DB <sub>7</sub> is also used as a busy flag.
E	1	Input	MPU	Operation start signal: The signal activates data write or read.
R/W	1	Input	MPU	Read (R) and Write (W) selection signals 0: Write 1: Read
RS	1	Input	MPU	Register selection signals 0: Instruction register (Write) Busy flag and address counter (Read) 1: Data register (Write and Read)
V <sub>LC</sub>	1	-	Power supply	Power supply terminal for driving liquid crystal display: The screen contrast can be varied by changing V <sub>LC</sub> .
V <sub>DD</sub>	1	-	Power supply	+5V
V <sub>SS</sub>	1	-	Power supply	Ground terminal: 0V

## 2.2 Basic Operations

### 2.2.1 Registers

The controller has two kinds of eight-bit registers: the instruction register (IR) and the data register (DR). They are selected by the register select (RS) signal as shown in Table 2.

The IR stores instruction codes such as Display Clear and Cursor Shift, and the address information of display data RAM (DD RAM) and character generator RAM (CG RAM). They can be written from the MPU, but cannot be read to the MPU.

The DR temporarily stores data to be written into DD RAM or CG RAM, or read from DD RAM or CG RAM. When data is written into DD RAM or CG RAM from the MPU, the data in the DR is automatically written into DD RAM or CG RAM by internal operation. However, when data is read from DD RAM or CG RAM, the necessary data address is written into the IR. The specified data is read out to the DR and then the MPU reads it from the DR. After the read operation, the next address is set and DD RAM or CG RAM data at the address is read into the DR for the next read operation.

Table 2 Register selection

RS	R/W	Operation	
0	0	IR selection, IR write.	Internal operation : Display clear
0	1	Busy flag (DB <sub>7</sub> ) and address counter (DB <sub>0</sub> to DB <sub>6</sub> ) read	
1	0	DR selection, DR write.	Internal operation : DR to DD RAM or CG RAM
1	1	DR selection, DR read.	Internal operation : DD RAM or CG RAM to DR

### 2.2.2 Busy flag (BF)

The flag indicates whether the module is ready to accept the next instruction. As shown in Table 2, the signal is output to DB<sub>7</sub> if RS = 0 and R/W = 1. If the value is 1, the module is working internally and the instruction cannot be accepted. If the value is 0, the next instruction can be written. Therefore, the flag status needs to be checked before executing an instruction. If an instruction is executed without checking the flag status, wait for more than the execution time shown by 2.4 Instruction Outline.

### 2.2.3 Address counter (AC)


The counter specifies an address when data is written into DD RAM or CG RAM and the data stored in DD RAM or CG RAM is read out. If an Address Set instruction (for DD RAM or CG RAM) is written in the IR, the address information is transferred from the IR to the AC. When display data is written into or read from DD RAM or CG RAM, the AC is automatically incremented or decremented by one according to the Entry Mode Set. The contents of the AC are output to DB<sub>9</sub> to DB<sub>6</sub> as shown in Table 2 if RS = 0 and R/W = 1.

### 2.2.4 Display data RAM (DD RAM)

DD RAM has a capacity of up to  $80 \times 8$  bits and stores display data of 80 eight-bit character codes. Some storage areas of DD RAM which are not used for display can be used as general data RAM.

A DD RAM address to be set in the AC is expressed in hexadecimal form as follows.

Example: DD RAM address = 07



00H to 0FH of the DD RAM address is set in the line 1, and 40H to 4FH in the line 2.

Note : The addresses in the digit 16 of line 1 and the digit 1 of line 2 are not consecutive.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	Display digit
Line 1	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	DD RAM address
Line 2	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	

If the display is shifted, DD RAM address 00H to 27H are displayed in line 1 and 40H to 67H in line 2. The following figures are examples of display shifts.

\*Left shift

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	Display digit
Line 1	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10	DD RAM address
Line 2	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	50	

\*Right shift

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	Display digit
Line 1	27	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	DD RAM address
Line 2	67	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	

## 2.2.5 Character generator ROM (CG ROM)

Character generator ROM generates 192 types of 5 x 7 dot-matrix character patterns from eight-bit character codes.

Table 3 shows the correspondence between the CG ROM character codes and character patterns.

## 2.2.6 Character generator RAM (CG RAM)

CG RAM is used to create character patterns freely by programming. Eight types of character patterns can be written.

Table 4 shows the character patterns created from CG RAM addresses and data. To display a created character pattern, the character code in the left column of the table is written into DD RAM corresponding to the display position (digit). The areas not used for display are available as general data RAM.

Table 3 Correspondence between character codes and character patterns

Upper bit 4 bit Lower bit 4 bit	0000	0010	0011	0100	0101	0110	0111	1010	1011	1100	1101	1110	1111
x x x x 0000	CG RAM (1)		Q	Q	P	?	P		?	Q	Q	Q	P
x x x x 0001	(2)	!	!	A	Q	a	q	a	?	!	!	!	q
x x x x 0010	(3)	!	2	B	R	b	r	r	!	!	!	!	!
x x x x 0011	(4)	#	3	C	S	c	s	4	!	!	!	!	!
x x x x 0100	(5)	*	4	D	T	d	t	.	!	!	!	!	!
x x x x 0101	(6)	%	5	E	U	e	u	*	*	*	*	*	!
x x x x 0110	(7)	B	6	F	U	f	u	?	!	!	!	!	!
x x x x 0111	(8)	?	7	G	W	g	w	?	!	!	!	!	!
x x x x 1000	(1)	C	8	H	X	h	x	!	!	!	!	!	!
x x x x 1001	(2)	!	9	I	Y	i	y	!	!	!	!	!	!
x x x x 1010	(3)	*	;	J	Z	j	z	+	!	!	!	!	!
x x x x 1011	(4)	+	;	K	C	k	c	+	!	!	!	!	!
x x x x 1100	(5)	:	L	!	!	l	!	+	!	!	!	!	!
x x x x 1101	(6)	---	---	M	!	m	!	!	!	!	!	!	!
x x x x 1110	(7)	,	N	~	n	~	n	!	!	!	!	!	!
x x x x 1111	(8)	?	O	...	O	+	o	!	!	!	!	!	!

Table 4 Relationships between CG RAM addresses and character codes  
(DD RAM) and character patterns (CG RAM data)

Character code (DD RAM data)	CG RAM address	Character pattern (CG RAM data)																																								
7 6 5 4 3 2 1 0 ← Upper bit      Lower bit →	5 4 3 2 1 0 ← Upper bit      Lower bit →	7 6 5 4 3 2 1 0 ← Upper bit      Lower bit →																																								
0 0 0 0 * 0 0 0	0 0 0	<table border="1"> <tr><td>0 0 0</td><td>*</td><td>*</td><td>*</td><td>1 1 1 0</td></tr> <tr><td>0 0 1</td><td></td><td></td><td></td><td>0 0 0 1</td></tr> <tr><td>0 1 0</td><td></td><td></td><td></td><td>0 0 0 1</td></tr> <tr><td>0 1 1</td><td></td><td></td><td></td><td>1 1 1 0</td></tr> <tr><td>1 0 0</td><td></td><td></td><td></td><td>0 1 0 0</td></tr> <tr><td>1 0 1</td><td></td><td></td><td></td><td>0 0 1 0</td></tr> <tr><td>1 1 0</td><td></td><td></td><td></td><td>0 0 0 1</td></tr> <tr><td>1 1 1</td><td></td><td></td><td></td><td>0 0 0 0</td></tr> </table>	0 0 0	*	*	*	1 1 1 0	0 0 1				0 0 0 1	0 1 0				0 0 0 1	0 1 1				1 1 1 0	1 0 0				0 1 0 0	1 0 1				0 0 1 0	1 1 0				0 0 0 1	1 1 1				0 0 0 0
0 0 0	*	*	*	1 1 1 0																																						
0 0 1				0 0 0 1																																						
0 1 0				0 0 0 1																																						
0 1 1				1 1 1 0																																						
1 0 0				0 1 0 0																																						
1 0 1				0 0 1 0																																						
1 1 0				0 0 0 1																																						
1 1 1				0 0 0 0																																						
0 0 0 0 * 0 0 1	0 0 1	<table border="1"> <tr><td>0 0 0</td><td>*</td><td>*</td><td>*</td><td>0 0 0 1</td></tr> <tr><td>0 0 1</td><td></td><td></td><td></td><td>0 1 0 0</td></tr> <tr><td>0 1 0</td><td></td><td></td><td></td><td>1 1 0 0</td></tr> <tr><td>0 1 1</td><td></td><td></td><td></td><td>0 0 1 0</td></tr> <tr><td>1 0 0</td><td></td><td></td><td></td><td>0 0 0 0</td></tr> <tr><td>1 0 1</td><td></td><td></td><td></td><td>0 0 0 0</td></tr> <tr><td>1 1 0</td><td></td><td></td><td></td><td>0 0 0 0</td></tr> <tr><td>1 1 1</td><td></td><td></td><td></td><td>0 0 0 0</td></tr> </table>	0 0 0	*	*	*	0 0 0 1	0 0 1				0 1 0 0	0 1 0				1 1 0 0	0 1 1				0 0 1 0	1 0 0				0 0 0 0	1 0 1				0 0 0 0	1 1 0				0 0 0 0	1 1 1				0 0 0 0
0 0 0	*	*	*	0 0 0 1																																						
0 0 1				0 1 0 0																																						
0 1 0				1 1 0 0																																						
0 1 1				0 0 1 0																																						
1 0 0				0 0 0 0																																						
1 0 1				0 0 0 0																																						
1 1 0				0 0 0 0																																						
1 1 1				0 0 0 0																																						
0 0 0 0 * 1 1 1	1 1 1	<table border="1"> <tr><td>0 0 0</td><td>*</td><td>*</td><td>*</td><td></td></tr> <tr><td>0 0 1</td><td></td><td></td><td></td><td></td></tr> </table>	0 0 0	*	*	*		0 0 1																																		
0 0 0	*	*	*																																							
0 0 1																																										

Example of  
character  
pattern (R)

← Cursor  
position

Example of  
character  
pattern (¥)

- Notes:
- In CG RAM data, 1 corresponds to Selection and 0 to Non-selection on the display.
  - Character code bits 0 to 2 and CG RAM address bits 3 to 5 correspond with each other (three bits, eight types).
  - CG RAM address bits 0 to 2 specify a line position for a character pattern. Line 8 of a character pattern is the cursor position where the logical sum of the cursor and CG RAM data is displayed. Set the data of line 8 to 0 to display the cursor. If the data is changed to 1, one bit lights, regardless of the cursor.

The character pattern column positions correspond to CG RAM data bits 0 to 4 and bit 4 comes to the left end. CG RAM data bits 5 to 7 are not displayed but can be used as general data RAM.

When reading a character pattern from CG RAM, set to 0 all of character code bits 4 to 7. Bits 0 to 2 determine which pattern will be read out. Since bit 3 is not valid,  $00_H$  and  $08_H$  select the same character.

## 2.3 Timing Characteristics

### 2.3.1 Write timing characteristics

$V_{DD} = 5.0 \text{ V} \pm 5\%$ ,  $V_{SS} = 0 \text{ V}$ ,  $T_A = 0^\circ\text{C}$  to  $50^\circ\text{C}$

Item	Symbol	Standard		Unit
		Min.	Max.	
Enable cycle time	$t_{CYC_E}$	1000	—	ns
Enable pulse width High level	$PW_{EH}$	450	—	ns
Enable rise and fall time	$t_{ER}, t_{EF}$	—	25	ns
Setup time $RS, R/W \rightarrow E$	$t_{AS}$	140	—	ns
Address hold time	$t_{AH}$	10	—	ns
Data setup time	$t_{DSW}$	195	—	ns
Data hold time	$t_H$	10	—	ns

Write operation




Figure 3 Data write from MPU to module

## 2.3.2 Read timing characteristics

 $V_{DD} = 5.0\text{ V} \pm 5\%$ ,  $V_{SS} = 0\text{ V}$ ;  $T_A = 0^\circ\text{C}$  to  $50^\circ\text{C}$ 

Item	Symbol	Standard		Unit	
		Min.	Max.		
Enable cycle time	$t_{CYC E}$	1000	-	ns	
Enable pulse width	High level	$PW_{EH}$	450	-	ns
Enable rise and fall time		$t_{ER}, t_{EF}$	-	25	ns
Setup time	RS, R/W → E	$t_{AS}$	140	-	ns
Address hold time		$t_{AH}$	10	-	ns
Data delay time		$t_{DDR}$	-	320	ns
Data hold time		$t_H$	20	-	ns

## Read operation




Figure 4 Data read from module to MPU

## 2.4 Instruction Outline

Table 5 List of instructions

Instruction	Code										Function	Execution time
	RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0		
(1) Display clear	0	0	0	0	0	0	0	0	0	1	Clears all display and returns cursor to home position (address 0)	1.64 ms
(2) Cursor Home	0	0	0	0	0	0	0	0	1	*	Returns cursor to home position. Shifted display returns to home position and DD RAM contents do not change.	1.64 ms
(3) Entry Mode Set	0	0	0	0	0	0	0	1	I/D	S	Sets direction of cursor movement and whether display will be shifted when data is written or read	40 µs
(4) Display ON / OFF control	0	0	0	0	0	0	1	D	C	B	Turns ON/OFF total display (D) and cursor (C), and makes cursor position column start blinking (B)	40 µs
(5) Cursor/Display Shift	0	0	0	0	0	1	S/C	R/L	*	*	Moves cursor and shifts display without changing DD RAM contents	40 µs
(6) Function Set	0	0	0	0	1	DL	1	*	*	*	Sets interface data length (DL)	40 µs
(7) CG RAM Address Set	0	0	0	1	A <sub>CG</sub>				Sets CG RAM address to start transmitting or receiving CG RAM data			
(8) DD RAM Address Set	0	0	1	A <sub>DD</sub>				Sets DD RAM address to start transmitting or receiving DD RAM data				40 µs
(9) BF/Address Read	0	1	BF	AC				Reads BF indicating module in Internal operation and AC contents (used for both CG RAM and DD RAM)				0 µs
(10) Data Write to CG RAM or DD RAM	1	0	Write Data				Writes data into DD RAM or CG RAM				40 µs	
(11) Data Read from CG RAM or DD RAM	1	1	Read Data				Reads data from DD RAM or CG RAM				40 µs	

\* : Invalid bit

A<sub>CG</sub> : CG RAM address

A<sub>DD</sub> : DD RAM address

I/D = 1 : Increment

I/D = 0 : Decrement

C = 1 : Cursor ON

R/L = 1 : Right shift

C = 0 : Cursor OFF

R/L = 0 : Left shift

S = 1 : Display shift

S = 0 : No display shift

B = 1 : Blink ON

DL = 1 : 8 bits

B = 0 : Blink OFF

DL = 0 : 4 bits

D = 1 : Display ON

D = 0 : Display OFF

S/C = 1 : Display

shift

BF = 1 : Internal operation

in progress

S/C = 0 : Cursor

movement

BF = 0 : Instruction can be

accepted

## 2.5 Instruction Details

### (1) Display Clear

	RS	R/W	DB <sub>7</sub>	DB <sub>0</sub>							
Code	0	0	0	0	0	0	0	0	1		

Display Clear clears all display and returns cursor to home position (address 0). Space code 20 (hexadecimal) is written into all the addresses of DD RAM, and DD RAM address 0 is set to the AC. If shifted, the display returns to the original position. After execution of the Display Clear instruction, the entry mode is incremented.

Note : When executing the Display Clear instruction, follow the restrictions listed in Table 6.

### (2) Cursor Home

	RS	R/W	DB <sub>7</sub>	DB <sub>0</sub>							
Code	0	0	0	0	0	0	0	0	1	*	

Cursor Home returns cursor to home position (address 0).

DD RAM address 0 is set to the AC. The cursor returns to the home position. If shifted, the display returns to the original position. The DD RAM contents do not change. If the cursor or blinking is ON, it returns to the left side.

Note : When executing the Cursor Home instruction, follow the restrictions listed in Table 6.

Table 6 Restrictions on execution of Display Clear and Cursor Home instructions

Conditions of use	Restrictions
When executing the Display Clear or Cursor Home instruction when the display is shifted (after execution of Display Shift instruction)	The Cursor Home instruction should be executed again immediately after the Display Clear or Cursor Home instruction is executed. Do not leave an interval of a multiple of $400/f_{osc}^*$ second after the first execution. Example: 1.5 ms, 3 ms, 4.5 ms for $f_{osc} = 270$ kHz $*f_{osc}$ : Oscillation frequency
When 23 <sub>H</sub> , 27 <sub>H</sub> , 63 <sub>H</sub> , or 67 <sub>H</sub> is used as a DD RAM address to execute Cursor Home instruction	Before executing the Cursor Home instruction, the data of the four DD RAM addresses given at the left should be read and saved. After execution, write the data again in DD RAM.(This restriction is necessary to prevent the contents of the DD RAM addresses from being destroyed after the Cursor Home instruction has been executed.)

## (3) Entry Mode Set

	RS	R/W	DB <sub>7</sub>						DB <sub>0</sub>
Code	0	0	0	0	0	0	1	I/D	S

Entry Mode Set sets the direction of cursor movement and whether display will be shifted.

I/D : The DD RAM address is incremented or decremented by one when a character code is written into or read from DD RAM. This is also true for writing into or reading from CG RAM.

When I/D = 1, the address is incremented by one and the cursor or blink moves to the right.

When I/D = 0, the address is decremented by one and the cursor or blink moves to the left.

S : If S = 1, the entire display is shifted either to the right or left for writing into DD RAM. The cursor position does not change, only the display moves. There is no display shift for reading from DD RAM.

When S = 1 and I/D = 1, the display shifts to the left.

When S = 1 and I/D = 0, the display shifts to the right.

If S = 0, the display does not shift.

## (4) Display ON/OFF Control

	RS	R/W	DB <sub>7</sub>						DB <sub>0</sub>	
Code	0	0	0	0	0	0	1	D	C	B

Display ON/OFF Control turns the total display and the cursor ON and OFF, and makes the cursor position start blinking. Cursor ON/OFF and blinking is done at the column indicated by the specified DD RAM address by the AC.

D : When D = 1, the display is turned ON.

When D = 0, the display is turned OFF.

If D = 0 is used, display data remains in DD RAM. Change 0 to 1 to display data.

C : When C = 1, the cursor is displayed.

When C = 0, the cursor is not displayed.


The cursor is displayed in the dot line below the 5 x 7 dot-matrix character fonts. If the cursor is OFF, display data is written into DD RAM in the order specified by I/D.

B : When B = 1, the character at the cursor position starts blinking.


When B = 0, it does not blink.

For blinking, all-black dots and the character are switched about every 0.4 seconds. The cursor and blinking can be set at the same time.

Example: C = 1 (cursor display)



B = 1 (blinking)



## (5) Cursor/Display Shift

	RS	R/W	DB, ____	DB <sub>0</sub>		
Code	0	0	0	0	1	S/C    R/L    *    *
						* :invalid bit

Cursor/Display Shift moves the cursor and shifts the display without changing the DD RAM contents.

The cursor position and the AC contents match. This instruction is available for display correction and retrieval because the cursor position or display can be shifted without writing or reading display data. Since the DD RAM capacity is 40-character and two lines, the cursor is shifted from digit 40 of line 1 to digit 1 of line 2. Displays of lines 1 and 2 are shifted at the same time. Therefore, the display pattern of line 2 is not shifted to line 1.

S/C	R/L	Operation
0	0	The cursor position is shifted to the left (the AC decrements one).
0	1	The cursor position is shifted to the right (the AC increments one).
1	0	The entire display is shifted to the left with the cursor.
1	1	The entire display is shifted to the right with the cursor.

Note: If only display shift is done, the AC contents do not change.

## (6) Function Set

	RS	R/W	DB <sub>7</sub>	DB <sub>6</sub>	DB <sub>5</sub>	DB <sub>4</sub>	DB <sub>3</sub>	DB <sub>2</sub>	DB <sub>1</sub>	DB <sub>0</sub>	
Code	0	0	0	0	1	DL	1	*	*	*	* : Invalid bit

Function Set sets the interface data length.

DL : Interface data length

When DL = 1, the data length is set at eight bits (DB<sub>7</sub> to DB<sub>0</sub>).


When DL = 0, the data length is set at four bits (DB<sub>7</sub> to DB<sub>4</sub>).

The upper four bits are transferred first, then the lower four bits follow.

The Function Set instruction must be executed prior to all other instructions except for Busy Flag/Address Read. If another instruction is executed first, no function instruction except changing the interface data length can be executed.

#### Remarks: Initialization

The system is automatically initialized at power-on if the following power supply conditions are satisfied.



\* $t_{OFF}$ : Time when power supply is OFF if cut instantaneously or turned ON and OFF repeatedly


The following instructions are executed for initialization.

- 5 x 7 dot-matrix character font: 1/8 duty
- Display clear
- Function Set                    DL = 1: Interface data length: 8 bits
- Display ON/OFF Control      D = 0: Display OFF  
                                      C = 0: Cursor OFF  
                                      B = 0: Blink OFF
- Entry mode                    I/O = 1: Increment  
                                      S = 0: No display shift


Since the condition is not suitable for the M1632, further function setting is necessary.

If automatic initialization is not executed because the above power supply conditions are not satisfied, use the instruction from next page on.

## (a) Interface data length : Eight bits



## (b) Interface data length: Four bits



## (7) CG RAM Address Set

	RS	R/W	DB <sub>7</sub>	DB <sub>0</sub>							
Code	0	0	0	1	A	A	A	A	A	A	A
	←Upper bit      Lower bit →										

CG RAM addresses expressed as binary AAAAAAA are set to the AC. Then data in CG RAM is written from or read to the MPU.

## (8) DD RAM Address Set

	RS	R/W	DB <sub>7</sub>	DB <sub>0</sub>							
Code	0	0	1	A	A	A	A	A	A	A	A
	←Upper bit      Lower bit →										

DD RAM addresses expressed as binary AAAAAAAA are set to the AC. Then data in DD RAM is written from or read to the MPU. The addresses used for display in line 1 (AAAAAAA) are 00H to 27H and those for line 2 (AAAAAAA) are 40H to 67H.

## (9) Busy Flag/Address Read

	RS	R/W	DB <sub>7</sub>	DB <sub>0</sub>							
Code	0	1	BF	A	A	A	A	A	A	A	A
	←Upper bit      Lower bit →										


The BF signal is read out, indicating that the module is working internally because of the previous instruction.

When BF = 1, the module is working internally and the next instruction cannot be accepted until the BF value becomes 0.

When BF = 0, the next instruction can be accepted.


Therefore, make sure that BF = 0 before writing the next instruction. The AC values of binary AAAAAAA are read out at the same time as reading the busy flag. The AC addresses are used for both CG RAM and DD RAM but the address set before execution of the instruction determines which address is to be used.

## (10) Data Write to CG RAM or DD RAM



Binary eight-bit data DDDDDDDDD is written into CG RAM or DD RAM. The CG RAM Address Set instruction of (7) or the DD RAM Address Set instruction of (8) before this instruction selects either RAM. After the write operation, the address and display shift are determined by the entry mode setting.

## (11) Data Read from CG RAM or DD RAM



Binary eight-bit data DDDDDDDDD is read from CG RAM or DD RAM. The CG RAM Address Set instruction of (7) or the DD RAM Address Set instruction of (8) before this instruction selects either RAM. In addition, either instruction (7) or (8) must be executed immediately before this instruction. If no address set instruction is executed before a read instruction, the first data read becomes invalid. If read instructions are executed consecutively, data is normally read from the second time. However, if the cursor is shifted by the Cursor Shift instruction when reading DD RAM, there is no need to execute an address set instruction because the Cursor Shift instruction does this.

After the read operation, the address is automatically incremented or decremented by one according to the entry mode, but the display is not shifted.












**Note :** The AC is automatically incremented or decremented by one according to the entry mode after a write instruction is executed to write data in CG RAM or DD RAM. However, the data of the RAM selected by the AC are not read out even if a read instruction is executed immediately afterwards.

Correct data is read out under the following conditions.

- An address set instruction is executed immediately before readout.
- For DD RAM, the Cursor Shift instruction is executed immediately before readout.
- The second, or later, instruction is executed in consecutive execution of read instructions.












## 2.6 Examples of Instruction Use

### (1) Interface data length: Eight bits

No.	Instruction	Display	Operation
1	Power-on 		The built-in reset circuit initializes the module.
2	Function Set 		The interface data length is set to 8 bits. The character format becomes 5 x 7 dot-matrix at 1/16 duty cycle.
3	Display ON/OFF Control 		The display and cursor are turned ON, but nothing is displayed.
4	Entry Mode Set 		The address is incremented by one and the cursor shifts to the right in a write operation to internal RAM. The display is not shifted.
5	Write to CG RAM or DD RAM 		L is written. The AC is incremented by one and the cursor shifts to the right.
6	Write to CG RAM or DD RAM 		C is written.
7			
8	Write to CG RAM or DD RAM 		2 is written in digit 16. Cursor disappears.


No.	Instruction	Display	Operation										
9	DD RAM address set  <table border="1"> <tr> <td>RS</td> <td>R/W</td> <td>DB<sub>7</sub></td> <td>—</td> <td>DB<sub>0</sub></td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>1</td> <td>0 0 0 0 0 0</td> </tr> </table>	RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>	0	0	1	1	0 0 0 0 0 0	LCD MODULE M1632 —	The DD RAM address is set so that the cursor appears at digit 1 of line 2.
RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>									
0	0	1	1	0 0 0 0 0 0									
10	Write to CG RAM or DD RAM  <table border="1"> <tr> <td>RS</td> <td>R/W</td> <td>DB<sub>7</sub></td> <td>—</td> <td>DB<sub>0</sub></td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>1 1 0 0 0 0 1</td> </tr> </table>	RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>	1	0	0	0	1 1 0 0 0 0 1	LCD MODULE M1632 1—	1 is written.
RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>									
1	0	0	0	1 1 0 0 0 0 1									
11	Write to CG RAM or DD RAM  <table border="1"> <tr> <td>RS</td> <td>R/W</td> <td>DB<sub>7</sub></td> <td>—</td> <td>DB<sub>0</sub></td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>1 1 0 1 1 0 1 0</td> </tr> </table>	RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>	1	0	0	0	1 1 0 1 1 0 1 0	LCD MODULE M1632 16—	6 is written.
RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>									
1	0	0	0	1 1 0 1 1 0 1 0									
12													
13	Write to CG RAM or DD RAM  <table border="1"> <tr> <td>RS</td> <td>R/W</td> <td>DB<sub>7</sub></td> <td>—</td> <td>DB<sub>0</sub></td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>1</td> <td>0 1 0 0 1 0 0 1 1</td> </tr> </table>	RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>	1	0	0	1	0 1 0 0 1 0 0 1 1	LCD MODULE M1632 16DIGITS, 2LINES	5 is written.
RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>									
1	0	0	1	0 1 0 0 1 0 0 1 1									
14	DD RAM address set  <table border="1"> <tr> <td>RS</td> <td>R/W</td> <td>DB<sub>7</sub></td> <td>—</td> <td>DB<sub>0</sub></td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>0</td> <td>0 0 0 0 0 0 0 0</td> </tr> </table>	RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>	0	0	1	0	0 0 0 0 0 0 0 0	LCD MODULE M1632 16DIGITS, 2LINES	The cursor returns to the home position.
RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>									
0	0	1	0	0 0 0 0 0 0 0 0									
15	Display clear  <table border="1"> <tr> <td>RS</td> <td>R/W</td> <td>DB<sub>7</sub></td> <td>—</td> <td>DB<sub>0</sub></td> </tr> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0 0 0 0 0 0 0 1</td> </tr> </table>	RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>	0	0	0	0	0 0 0 0 0 0 0 1	—	All the display disappears and the cursor remains at the home position.
RS	R/W	DB <sub>7</sub>	—	DB <sub>0</sub>									
0	0	0	0	0 0 0 0 0 0 0 1									
16													

## (2) Interface data length: Four bits


No.	Instruction	Display	* Operation
1	Power-on 		The built-in reset circuit initializes the module.
2	Function Set 		Four-bit operation mode is set. *Eight-bit operation mode is set by Initialization, and the instruction is executed only once.
3	Function Set 		The 4-bit operation mode, 1/16 duty cycle, and 5 x 7 dot-matrix character format are selected. Then 4-bit operation mode starts.
4	Display ON/OFF Control 		The display and cursor are turned ON, but nothing is displayed.
5	Entry Mode Set 		The address is incremented by one and the cursor shifts to the right in a write operation to internal RAM. The display is not shifted.
6	Write to CG RAM or DD RAM 		L is written. the AC is incremented by one and the cursor shifts to the right.

## 2.7 MPU Connection Diagrams

### 2.7.1 Z80A



### 2.7.2 Z80A and 8255A



## BAB II

### PENGETAHUAN TENTANG PESAWAT OV-10 BRONCO

#### Karakteristik pesawat OV-10 Bronco

##### 1. Data umum

- a. Type : OV-10
- b. Penggunaan : Tempur taktis
- c. Fabrik : The North American Rockwell
- d. Motor : Dua buah motor jet jenis turbo propeller T-76 G buatan Garret Air Search Amerika Serikat.
- e. Propeller : Menggunakan propeller jenis Hamilton standart dengan three blade
- f. Oil : MIL-L-3699, MIL-L-7803, ASTO 500, ESCO. Kapasitas oil system adalah 2,25 galon 1,5 US galon di oil tank
- g. Oxygen : MIL-O-2720 dengan tekanan 1000 psi. isi botol 514 inch<sup>3</sup>.
- h. Nitrogen : MIL-N-G Oil untuk pengisian press pada landing gear 75 psi dan wheel tyre 85 psi

##### 2. Kemampuan pesawat

- a. Awak pesawat : Dua orang
- b. Penumpang : Lima orang - pasukan/500 kg barang
- c. Daya angkut : 3200 lbs
- d. Kecepatan maximum : 380 knot
- e. Kecepatan jelajah : 180-200 knot
- f. Tinggi terbang : 17600 feet
- g. Senjata : YEA 7,62 mm dimodifikasi menjadi 13 mm yang terletak pada dua sponson

h. Roket : LAU 10 4 buah dengan diameter  
50" LAU 3 9 buah dengan  
diameter 2,75"

i. Bomb : Fire bomb BLU-I CLB

3. Avionik

a. Komunikasi : VHF/FM : VHF 20 B  
VHF/FM : 622 A

b. Navigasi : Compass : AN/ASN 75  
TACAN : ARN/118

4. Listrik

- a. 28 volt DC  
b. 115 Volt AC / 400 Hz

5. Environmental system. Suatu alat / sistem agar awak pesawat dalam kondisi baik. Terdiri dari :

- a. Head and vent system (system AC di cockpit)  
b. Rain removal system (system penghapus di kaca depan)  
c. Anti Gsuit system (system untuk mengatasi pengaruh gravitasi bagi penerbang).

Airframe pesawat OV-10 Bronco

6. Sebenarnya bagian-bagian pesawat itu sama, tetapi karena pesawat banyak macam dan jenisnya maka bagian-bagian pesawat itu berbeda. Untuk pesawat OV-10 bagian-bagiannya meliputi :

- a. Fuselage  
b. Wing section  
c. Lateral control system  
d. Longitudinal control system  
e. Directional control system  
f. Empenage  
g. Sponson  
h. Engine nacelle/Boom assy  
i. Flight control surface  
j. Wing flap control surface  
k. Selector landing system

- l. Landing gear selector handle
- m. Selector handle down
- n. Selector handle up

1) Fuselage(Body). Konstruksi wing pesawat ini adalah semi monocoque yang ditempelkan pada wing dan diperkuat dengan empat buah bolt dan fitting dan dirivet.

Fuselage dibagi menjadi dua bagian yaitu :

- a) Nose section, meliputi :
  - (1) Cockpit pilot
  - (2) Cockpit observer
  - (3) Penyangga nose landing gear (nose wheel cover) yang terbuat dari fiber glass. Dan masuk kecockpit dilengkapi dengan tangga yaitu untuk mempermudah membuka dan menutup canopy glass dari luar. Dan dilengkapi juga dengan 4 buah pintu cockpit depan dan belakang masing-masing dua buah pintu.

- b) Tail section, meliputi :
  - (1) Sambungan wing ke badan
  - (2) Sambungan body ke sponson dan cargobay. Dan di bawah pilot observer dipasang plat dari alumunium alloy dengan tebal 0,5" untuk penahan peluru jenis senjata ringan.

2) Wing section. Pada pesawat OV-10 type wing adalah "High Wing Metal Contruction" yang terdiri dari 5 bagian yaitu :

- a) Satu bush center wing (wing yang terletak di tengah). Pada center wing terdapat self sealing fuel tank yang berguna apabila terkena tembakan peluru, bagian tersebut akan merapat sendiri sehingga bahan bakar tidak akan mengalami kebocoran. Center wing juga marupakan

tempat melekatkan 2 buah inboard wing flap selain tempat melekatkan fuselage bagian belakang yaitu boom assy. Control surface dan engine control juga terletak disini tepatnya di belakang leading edge spar.

b) Dua buah intermediate wing (kanan dan kiri). Pada intermediate wing panel terdapat dua buah self sealing fuel cell dan juga melekat satu self sealing pada fuel tank. Disini juga diletakkan out board wing flap serta dua bagian spoiler (kanan dan kiri) yang berguna untuk membantu pesawat saat melakukan gerakan rolling. Gerakan spoiler ini mengikuti gerakan aileron.. Jika pada aileron dalam posisi up maka spoiler juga up, jika aileron dalam posisi down maka spoiler akan tetap pada posisinya. Pada aileron terdapat pula trim tab yang berguna untuk membantu pilot mengembalikan kestabilan pesawat jika terjadi unbalance baik miring ke kanan ataupun miring ke kiri. Di intermediate wing ini juga diletakkan pylon senjata tepatnya di bawah jack point.

c) Dua buah outer wing (kanan dan kiri) yang merupakan tempat melekatnya aileron dan wing tip yang terbuat dari bahan fiber glass. Juga diletakkan lampu yang berguna untuk keperluan saat terbang.

3) Lateral control system. Yang termasuk dalam System ini diantaranya adalah sebagai berikut :

- a) Control ini menjadi satu geraknya dengan aileron dan spoiler sebelah kanan.
- b) Gerakan antara aileron dan spoiler sebelah kiri berlawanan dengan gerakan aileron dan spoiler sebelah kanan

- c) Gerakan aileron up  $35^\circ$  dan down  $35^\circ$ , gerakan aileron spring down  $20^\circ$ .
  - d) Spoiler up  $82^\circ$  dari permukaan wing.
  - e) Gear aileron tab up  $25^\circ$  dan down  $25^\circ$
  - f) Aileron dan spoiler bisa digerakkan dari control stick pilot, juga bisa digerakkan dari control stick observer melalui bellcrank, push pull rod cable, termasuk spring tab dan gear tab.
  - g) Spring tab bekerja sebagai pendorong permukaan secara aerodinamic menggunakan udara yang ada di aileron.
  - h) Apabila spring membelok maximum, maka tab akan mengerakkan drive linkage menyentuh top, dan kedua aileron bergerak berlawanan.
  - i) Antara kedua aileron dipasang balance cable untuk membantu gerakan sinkron dengan tegangan cable 50 lbs.
  - j) Keempat plat spoiler berhubungan langsung dengan aileron.
  - k) Apabila aileron bergerak ke atas maka plat spoiler akan ikut naik sehingga dapat mengurangi gaya angkat dan hal ini menyebabkan wing menjadi turun.
- 4) Longitudinal control system. bagian-bagian Yang termasuk longitudinal control system ini adalah:
- a) Control ini dipergunakan melalui stick dari cockpit observer melalui drive linkage, bell crank, push pull rod cable yang dihubugkan dengan spring tab yang ada di trailing edge elevator.

elevator.

b) Tegangan cable yang terletak di cargo bay ke depan (5 pounds)

c) Tegangan cable yang ada pada permukaan atas wing baik kanan maupun kiri ± 6 pounds.

5) Directional control system.

a) Control ini dilengkapi dengan alat - yang disebut jaw damper yang berguna untuk menjaga kelurusan arah terbang pesawat pada saat take off dan pada saat di udara.

b) Rudder deflection left 35°, right 35° dan digerakkan secara bersamaan.

c) Tegangan cable rudder adalah 80±5 pounds dan di boom 100±5 pounds.

d) Diameter cable 1/5 sampai 1/8 inch.

e) Control ini ddigerakkan dari cockpit observer dengan menggunakan rudder pedals yang dihubungkan dengan push pull rod dan cable control ke rudder.

f) penyesuaian panjang pendeknya kaki kita bisa disesuaikan yaitu dengan cara mengatur dengan menggunakan screw adjustment.

g) Gerakan rudder dengan electric mengatur push button switch yang ada di control stick secara normal dan selector yang ada di control detection sebelah kiri pilot secara alternatif. Kedua alat itu menggerakkan actuator yang ada di dinding sebelah kanan dari cargo bay dengan bantuan alternate.

h) Dengan trim actuator dioperasikan kekiri ataupun ke kanan; atau digerakkan oleh rudder pedals dengan gerakan kebalikan.

i) Tegangan cable dilaksanakan pada

- 6) Empenage. Empenage atau bidang ekor terdiri dari :
- Dua buah vertical stabilizer/fin yang melekat pada ujung belakang boom kanan dan kiri, dan pada vertical stabilizer dipasang dua buah rudder.
  - Horizontal stabilizer dimana kedua ujungnya melekat pada ujung atas kedua vertical stabilizer tempat melekatnya rudder.
- 7) Sponson. Konstruksi sponson tidak termasuk dalam susunan fuselage pesawat OV-10 Bronco. Dan susunan sponson terdiri dari spsr, tib dan shin. Tiap sponson dilekatkan ke badan pesawat dengan 3 buah bolt pada station 106,3. Dan 3 buah bolt lagi pada station 204. Dan pada sponson sebelah kanan dan kiri masing-masing dilengkapi juga dengan tiga buah senjata kaliber 12,7 mm. Spar depan dan belakang bisa membawa amunisi sekitar 600 pounds. Didalam suatu sponson ditempatkan senjata seberat 600 pounds. Dan dua pucuk senjata dengan kaliber 7,62 mm dengan 500 butir peluru. Sebuah pintu besar dari sponson digunakan untuk memasang dan digunakan untuk perawatan senjata. Tiap sponson diletakkan ke fuselage dengan tiga buah bolt pada station 186,3 dan tiga lagi pada station 204.
- 8) Engine nacelle/ Boom assy. Pada pesawat OV-10 ini mempunyai dua buah engine nacelle dan boom assy dimana yang satu dengan yang lain bisa ditukar serta masing - masing nacelle diletakkan satu buah engine. Engine nacelle terletak pada pada station 181,80 sampai dengan 256,00. Dan boom assy terletak pada station 204-25. Boom yang merupakan konstriksi tempat melekatnya horizontal stabilizer yaitu bagian belakang. Dan kedua ujungnya untuk menyangga jalanya cable control surface dan

electrical wiring.

9) Flight control system. Pada pesawat OV-10 Bronco ini bidang kemudi utama adalah aileron, rudder, elevator dan semua bidang kemudi tersebut dapat dicontrol dari cockpit yaitu dengan system bellcrank, cable, pulley, push pull rod dan bungee. Untuk trim digerakkan dengan system electric mekanik. Flight control ini mengontrol pesawat pada tiga sumbu sedangkan wing flap adalah suatu system yang digunakan untuk mendapatkan tambahan gaya angkat yang besar pada waktu take off dan pada waktu landing serta diperlukan sebagai airbrake. Pergerakan flap sebagai penghasil gaya angkat dan sebagai penghasil drag tergantung dari sudut buka bidang flap. Yang dimaksud tiga sumbu pesawat adalah :

- a) Lateral control system ini untuk mengontrol pesawat pada sumbu longitudinal. System ini digerakkan dengan menggunakan control stick yang dicontrol oleh spoiler plate, spring tab dan gear tab.
- b) Longitudinal control system untuk mengontrol pesawat pada sumbu lateral. Control ini digerakkan dengan menggunakan control stick yang dicontrol oleh elevator spring dan elevator gear tab.
- c) Directional control system untuk mengontrol posisi pesawat pada vertical axis. Control ini digerakkan dengan menggunakan rudder pedals dan selanjutnya akan menggerakkan rudder.

10) Wing flap control system. Wing flap terdiri dari empat buah yaitu :

- a) 2 buah inner flap
- b) 2 buah outer flap.

Keempat wing flap tersebut bergerak bersama-sama dengan perantaraan drive shaft. Drive shaft ini digerakkan

secara hydraulic pressure serta menggunakan electric motor yang ada di gear box. Keuntungan pemakaian wing flap yaitu :

- a) Lift yang besar adalah dari wing flap double slotted.
- b) Slot door dan wing flap dihubungkan dengan linkage untuk membuka wing atau down position dan menutup wing flap atau up position.
- c) Lift yang paling besar didapat pada waktu wing flap down 40° dan pesawat dalam keadaan berkecepatan penuh.
- d) Flap handle terdapat di cossule sebelah kiri.
- e) Flap handle terdapat tanda up, hold, T.D dan down.
- f) Flap deflection up 0° dan down 40°
- g) Penempatan handle pada up atau down berarti menggerakkan hydraulic system.

11) Selector landing system.

- a) Operator wing flap cargo door harus dalam posisi tertutup untuk menghindari cargo door itu sendiri.
- b) Pada waktu handle flap ditempatkan pada posisi down maka wing flap juga harus down dan apabila flap handle ditempatkan pada up maka wing flap juga harus up.
- c) Posisi handle pada waktu take off harus 20°
- d) Flap handle harus ada pada posisi hold apabila kita menggerakkan flap dengan menggunakan alternate flap switch dan dalam hal ini gerakan wing flap akan lebih lambat.

12) Landing gear selector handle. Landing gear

selector handle terletak di sebelah kiri control panel pilot dan observer. Menggerakkan landing gear handle berarti menggerakkan selector valve yang berada di cargo bay.

13) Selector handle up. Tekan release lock dan letakkan pada posisi up lock sehingga selestor pada posisi up juga yang akan menyebabkan menutupnya oil cooler door.

14) Selector handle down. Tekan release lock yang kemudian letakkan pada aileron dan gerakan ini diperingat oleh balance yang terletak di bawah selector handle. Hubunganya selain membuka landing gear up lock dan membuka hydraulic slector down, juga membuka oil cooler door.

#### Engine System OV-10 Bronco

7. Pesawat OV-10 Bronco menggunakan engine buatan Garret Air Search Amerika Serikat. Yaitu buatan pabrik North American Rockwell dan propeller jenis Hamilton Standart. Jenis engine ini adalah turboprop artinya engine dari jenis turbo lalu perhasilan thrust dihasilkan dari putaran propeller. Dengan kata lain putaran dari poros yang dihasilkan oleh turbine digunakan untuk memutar propeller. Arah putaran turbine sama dengan putaran jarum jam (CW) jika dilihat dari belakang. Sedangkan arah putaran propeller satu dengan yang lain saling berlawanan. Karena pada pesawat OV-10 Bronco ini menggunakan dua buah engine. Hal ini dinaksudkan untuk menghilangkan twist. Propeller kiri berputar searah jarum jam dan propeller kanan berputar berlawanan dengan jarum jam (CCW). Putaran kedua engine : sama, yaitu searah dengan jarum jam sedangkan putaran poros propeller berlawanan. Engine kiri bernomor genap yaitu T-76 G-416 dan mempunyai berat 310 lbs. Engine kanan bernomor ganjil yaitu T-76 G-417 dan mempunyai berat 310 lbs. Engine ini berkekuatan 1715 shp. Bahan bakar yang digunakan yaitu JP-4 atau JP-5 (avtur) dan juga dipakai bahan bakar

### BAB III

#### PENGETAHUAN TENTANG PESAWAT CASA 212

##### Karakteristik pesawat CASA 212

###### 1. Data umum

- a. Engine type : TPE 331-10-510 C
  - 1) Buatan : Garret Air Search USA
  - 2) Berat engine : 360 lbs
  - 3) Berat pesawat : 7640 kg
- b. Propeller type : Hartzell propeller model
  - 1) Berat : 75 kg
  - 2) Buatan : Hartzell
- c. Bahan bakar : JP 4 (avtur 50)
  - 1) Isi total : 2000 lt
  - 2) Terdiri dari : Inboard tank : 1400 lt  
outboard tank : 600 lt
- d. Panjang sayap : 19 m
- e. Panjang pesawat : 15,2 m
- f. Tinggi pesawat : 6,30 m
- g. Daya engine : 900 HP
- h. Kecepatan pesawat : 145 - 150 knot
- i. mission :
  - 1) Untuk angkut ringan
  - 2) Untuk SAR
  - 3) Untuk pembuatan hujan
  - 4) Untuk dropping
  - 5) Untuk terjun
  - 6) Untuk pemotretan

Pesawat ini adalah buatan IPTN Bandung.

##### Airframe CASA 212

- 2. Airframe pesawat CASA ini dibagi menjadi 4 bagian, yaitu:
  - a. Fuselage. Fuselage pada pesawat CASA ini termasuk jenis semi monocoque yang terdiri dari yaitu :
    - 1) Bulkhead
    - 2) Frame

- 3) Longeron
- 4) Skin
- 5) Stringer
- 6) Former

Pada kontruksi semi monocoque ini beban atau stress diterima oleh seluruh kontruksi. Pada fuselage pesawat ini dibagi menjadi tiga bagian, yaitu :

- 1) Nose section/forward section. Yang terdiri dari:

- a) Nose landing gear
- b) Cockpit
- c) Lavatory
- d) Electrical cabinet

Pada bagian depan nose landing gear terpasang landing light dan taxi head lamp. Juga bagian ini bisa dibuka untuk memudahkan pengecekan pada hydraulic system dan nose steering system. Pada bagian cockpit terdapat wind shield yang terdiri dari :

- a) 3 di depan
- b) 2 di samping kanan & kiri

Sebuah pada bagian kiri dan kanan bisa digeser sebagai jendela.

- 2) Center section (frame 1-17). Bagian dalam center fuselage ini sebagai main cabin atau ruang cargo. Bagian atas dari center fuselage ini terpasang wing pada frame nomor 6 & 8. Sedangkan bagian luar dari center fuselage terpasang main landing gear pada frame no 8 & 9.

- 3) Tail section/rear section (frame 17-33). Pada rear fuselage bagian atas adalah tail cone dan bagian bawah terdapat cargo & ramp door. Door dan window pesawat ini terdiri atas 11 window dan 4 door.

4 door antara lain :

- a) Main cabin door
- b) Crew door
- c) Emergency door/pintu darurat
- d) Cargo and ramp door

11 window antara lain :

- a) 5 buah di kiri
- b) 6 buah di kanan

Ukuran door :

- a) Main cabin door dengan ukuran 158 x 70 cm atau 62 x 27,6 inch.
- b) Crew door dengan ukuran 57 x 110 cm atau 22,5 x 43,3 inch.
- c) Emergency door dengan ukuran 91 x 50 cm atau 38,5 x 19,7.

Emergency door ada dua, yaitu :

- a) Upper emergency exit dengan ukuran 74 x 60 cm atau 29 x 23,6 inch.
- b) Lower emergency exit dengan ukuran 76 x 70 cm atau 29,9 x 23,6 inch.

1. Wing. Pada pesawat CASA ini kontruksi wing adalah termasuk High Wing Metal Contruction Centilever Wing. Yaitu jenis sayap yang terletak di atas fuselage. Structur sayap pesawat CASA ini adalah Multi Spar Trape Zoidal planform. Sayapnya dibagi menjadi tiga bagian; yaitu :

- 1) 1 buah center wing
- 2) 2 buah outer wing

Wing ini mempunyai tiga bagian spar, yaitu :

- 1) 1 buah di bagian depan tepatnya di depan chord line rib  $\approx$  25%.
- 2) 1 buah di bagian tengah yaitu pada chord line rib  $\approx$  52,5%.
- 3) 1 buah di bagian belakang yaitu pada chord line rib  $\approx$  68,5%.

Wing ini selain sebagai penghasil gaya angkat juga antara spar bagian tengah dan depan diletakkan fuel tank

(integral tank) sampai ujung sayap  $\approx$  46 cm (18 inch) dari wing tip.

- 1) Center wing. mempunyai ukuran panjang 7m (23 ft) dengan 4 buah bolt pada frame no 6 dan 11 dari center fuselage. Pada leading spar station 2380 dan 2900 terletak engine mounting. Kemudian pada station 1676 dan 2300 terpasang bracket untuk inner flap -(80,1%) chord line. Di bagian atas center wing terdapat dua buah hoisting point untuk mengangkat sayap. Sambungan antara center wing dan outer wing adalah pada station 3500 dan dihubungkan dengan sejumlah baut pada bagian atas dan bawah sayap.
- 2) Outer wing. Bagian ini menempel pada center wing sebelah kanan dan kiri.

c. Station numbering adalah suatu garis khayal yang ditentukan oleh pencipta pesawat tersebut. Station numbering ini terdapat pada fuselage, wing dan stabilizer. Dan semua ukuran diukur dengan "inch" yang dimulai "0" (zero point). Gunanya station numbering adalah untuk memudahkan peletakan komponen-komponen pada pesawat dan juga untuk memudahkan penentuan letak center of gravity pada pesawat tersebut.

c. Flight control. Flight control pada pesawat ini dibagi menjadi dua, yaitu : primary control dan secondary control. Semua flight control dapat dicontrol dari cockpit pesawat. Dan untuk primary control dibuat dengan double system. Gerakan-gerakan flight control ini melalui komponen : control column-bell crank-cables-pulley-gears-control rod. Kecuali wing flap digerakkan dengan hydraulic system. Pesawat ini dilengkapi juga dengan gust lock lever yang berguna untuk mengelock primary control pada kedudukan netral saat berada di darat. Wing flap ini juga digerakkan dengan cara mekanik dengan menggunakan hand pump.

- 1) Aileron control system. Aileron pada pesawat

terbang Casa ini hanya aileron sebelah kiri saja yang dilengkapi dengan trim tab. Pergerakan aileron ini pada posisi up  $20^{\circ}$  dan pada posisi down  $25^{\circ}$ . Tegangan cablenya 176 lbs atau 80 kg pada temperature  $15^{\circ} C$  dengan diameter cable  $5/32$  inch. Komponen-komponen aileron control system adalah control column, connecting rod, aileron quadrant, pulley, pulley wheel, control bar dan aileron control wheel.

2) Elevator control system. System kemudi ini dilengkapi dengan trim tab dan servo tab, baik pada elevator sebelah kanan maupun sebelah kiri. System ini gerakanya melalui : control rod, control column, quadrant arm, quadrant angle, elevator surface. Gerakan ini pada posisi up adlah  $30^{\circ}$  dan pada posisi down  $20^{\circ}$ . Sedangakn tegangan cablenya adalah 176 lbs pada temperature  $15^{\circ} C$  dengan diameter  $5/32$  inch.

3) Rudder control system. Rudder terpasang pada fin dan dicontrol dari flight deck oleh dua pasang pedals yang dapat disetel. System kemudi rudder ini dilengkapi dengan trim tab dan servo tab (sebelah atas). Pergerakan rudder ini pada posisi sebelah kanan  $35^{\circ}$  dan pada posisi sebelah kiri  $35^{\circ}$  sedangkan tegangan cablenya 198 lbs pada temperature  $15^{\circ} C$  dengan diameterr cablenya  $5/32$  inch. Komponen-komponen rudder control ini adalah pedals, control rod, cable segment, pulley dan quadrant shaft.

4) Tabs control system. Semua primary control dilengkapi dengan tab control system unuk membantu gerakan-gerakan dari control tersebut. Control tab umumnya ada tiga yaitu spring tab, balance tab, dan trim tab dan balance tab. Untuk pesawat Casa memakai rudder trim dan balance tab, Aileron trim dan balance tab, dan elevator trim dan balance tab. Semua control tab dicontrol dari cockpit melalui

hand wheel yang terletak pada pasestall bagian atas dan samping kiri serta kanan. Gerakan dari hand wheel diteruskan oleh cable ke pulley kemudian ke jack screw dan ke tab surface. Diameter untuk tab control adalah 2,4 mm. Gerakan tab untuk masing-masing control adalah :

- a) Untuk aileron  
up  $7^\circ$ ; netral  $0^\circ$ ; down  $21^\circ$
- b) Untuk elevator  
up  $17^\circ$ ; netral  $0^\circ$ ; down  $29^\circ$
- c) Untuk rudder  
 $3^\circ 15'$  left;  $35^\circ 21'$  right

5) Flap control system. Flap adalah suatu bidang yang digunakan untuk menghasilkan gaya angkat tambahan dimana diperlukan pada saat akan take off dan pada saat pesawat akan landing. Flap control pada pesawat Casa ini digerakkan dengan menggunakan dua system, yaitu :

- a) Memakai hydraulic pressure dari hydraulic pump.
- b) Memakai mechanic force system.

Jika memakai hydraulic pressure, maka hydraulic pressure ini hanya akan sampai di actuator. Untuk selanjutnya gerakan diteruskan melalui bell crank, intermediate bell crank, control rod, dan operating rod. Wing flap pesawat Casa ini adalah type double slotted wing flap. Wing flap ini masing-masing mempunyai dua buah center bell crank. Gerakan-gerakan wing flap yaitu :

- a) Untuk take off  $20^\circ$ .
- b) Untuk approach  $40^\circ$ .
- c) Untuk landing  $80^\circ$ .

d. Landing gear. Pesawat Casa mempunyai fixed three cycle landing gear. Landing gear pesawat Casa terdiri dari :

1) Dua main landing gear yang terpasang di center fuselage. Tiap main landing gear dilengkapi dengan telescopic OLEO pneumatic shock absorber. Type whell memakai disk brake.

a) Shock absorber strut. Tipe nya telescopic OLEO pneumatic strut yang terdiri baja yang diametrnya tidak sama antara bagian luar dan dalamnya. Di dalam cylinder bagian luar ada dinding. Dinding pemisah tersebut terdapat restrictor dan piston drill. Di bagian bawah pada kedua cylinder dihubungkan dengan torque link yang berguna untuk menjaga agar jangan sampai cylinder bagian luar berputar. Di atas cylinder bagian luar terdapat oil filling valve dan bleed valve.

b) Wheel assembly. Wheel terdiri dari dua buah alloy light half wheel. Salah satu diantaranya sebagai housing dalam disk plate dengan dipasang menjadi satu dengan sejumlah baut sampai batas tanda merah.

c) Brake assy. Terdiri dari cylinder block dengan thrust blade terpasang menjadi satu. Pada cylinder block dipasang moving friction parts. Dan pada thrust blade dipasang static friction parts. Kemudian disk plate terlatak antara moving parts dan static parts. Moving parts dapat bergerak dengan perantaraan hydrauliuc pressure. Torque wheel 1035 kg/cm dan 345 kg/cm. Bearing 1035 kg/cm dikendorkan. Dan untuk main wheel ditorque 345 kg/cm. untuk nose wheel dengan torque 200 kg/cm. Pemasangan brake assembly dengan torque 1280 kg/cm dan axelnya bolt 6 ea.

2) Nose landing gear. Nose landing gear ini dilengkapi dengan nose steering hydraulic system.

### Fuel System Casa 212

3. Fuel tank pesawat Casa terdiri dari :

- a. 2 main fuel tank
- b. 2 outer tank
- c. 1 collector tank
- d. 1 pilot tank
- e. 1 vent tank

Fuel yang digunakan adalah MIL-T-5624, JP-4 atau JP-5 dan JP-1. Maksud dan tujuannya adalah untuk menjamin positif flow pada fuel agar engine beroperasi dengan baik. Komponen dari fuel system adalah :

- a. Float switch. Kalau di collector volumenya kurang dari 70 ltr maka float switch akan bekerja memberikan sensing ke cockpit sehingga warning light menyala.
- b. Drain valve. Gerakan dari drain valve ini adalah push dan push turn. Fuel drain valve ini terletak pada fuel flow divider. Gunanya adalah untuk membuang sedikit fuel pada waktu start dimana fuel yang merupupakan sisa yang tidak terbakar dan selesai mematikan engine.
- c. Micro filter. Berfungsi membersihkan bahan bakar setelah melalui booster pump untuk dialirkan ke engine fuel system. Letak dari micro filter di bagian kanan pada station code 12D dan di bagian kiri pada station code 11 I.
- d. Free check shut off valve. Fungsinya untuk mempercepat pengisian pilot tank dan untuk mengetahui pilot tank sudah penuh atau belum.
- e. Refueling valve. Berguna pada waktu pengisian agar pengisian tersebut tidak merupakan tekanan dan untuk menyetop pengisian bila sudah penuh.
- f. Booster pump. Yaitu untuk memposisikan fuel yang masuk ke system compressor. Letak booster pump adalah 2

di sebelah kanan dengan station code 54 D dan 2 dfi sebelah kiri dengan station code 53 I.

jika bosster pump rusak dan pressurenya juga rendak maka warning light panel akan menyala.

g. Fuel solenoid valve. Untuk usable operating refueling. Total fuel capacity internal tank 1400 ltr. Penggunaan fuel yang mempunyai grade yang berlainan dengan standart diperbolehkan pada emergency dan batasan tertentu. Yaitu 80-87 octan, 1000 US galon dalam 100 jam. Pressure refueling 45-50 psi. Dengan pressure refueling maka hanya inner tank kanan dan kiri yang terisi oleh fuel. Untuk fuel line pada fuel system digunakan pipa alumunium yang dipasang pada fuel tank dan fuel shut off valve.

h. Safety valve. Untuk membocorkan kelebihan pressure yang dihasilkan oleh bosster pump dan mengalirkannya menuju internal tank.


i. Fuel shut off valve. Untuk menutup aliran fuel dari tank ke engine. FSO akan menutup aliran dengan jalan fuel feeding lever pada shut off valve,. fuel metering valve mengatur kebutuhan bahan bakar yang kerjanya diatur oleh below assy.

j. Fuel control deferential pressure regulator. Fungsinya adalah untuk membuka start pressure regulator untuk penambahan fuel pada waktu start.




## OPERATIONS MANUAL

C.212 Aviocar Model C.212-CC



### AIRFRAME



#### FUSELAGE

The fuselage is a stressed skin semi-monocoque structure of aluminum alloy. It consists

of three sections, forward center and aft. Electrical bonding and anti-corrosion treatment have been provided as necessary.

## SECTION 8 SYSTEMS DESCRIPTION

Part 2 Airframe & Flight Controls

Page 8-2-1

Date 1 JAN 83

Printed by Jeppesen Sanderson















## OPERATIONS MANUAL


C.212 Aviocar Model C.212-CC



### AILERONS

Ailerons **①** provide roll control effective into the stall. The aileron control wheels **②** are in-

terconnected by rods and a synchronization bar **③**. This, together with a duplicate cable system **④**, permits either pilot to have control if the opposite set of cables fail.



A trim tab **⑤** on the left aileron is manually operated by the trim handwheel **⑥** on the center pedestal **⑦**. The amount of trim set can be seen on a graduated scale **⑨**.

### SECTION 8 SYSTEMS DESCRIPTION

Part 2: Airframe & Flight Controls

Page 0-2-0

Date 1 JAN 83

Printed by Computer Subscription



## OPERATIONS MANUAL

C.212 Aviocar Model C.212-CC




### RUDDER

Rudder **1** provides yaw control through a pair of pedals **2** which are interconnected. This allows either pilot control through synchronized pedals. The pedals are adjustable for rake by a crank handle **3** on the pedal assembly.

A single cable system **4** passes up the cockpit bulkhead and overhead through the cabin to a quadrant **5** at the rudder. Adjustable stops limit rudder travel.

The rudder has a servo **6** and trim tab **7**. The trim tab is the inner tab operated from the cockpit by the rudder trim handwheel **8**. A graduated scale **9** indicates the amount of rudder trim set.



### SECTION 8 SYSTEMS DESCRIPTION



Part 2 Airframe & Flight Controls

Page 8-2-9

Date 1 JAN 83

Printed by Jeppesen Sanderson



## OPERATIONS MANUAL


C.212 Aviocar Model C.212-CC



### ELEVATORS

Elevators **1** provide pitch control. A duplicate cable system **2** and an interconnection at the yoke **3** and the elevators **4** allow either pilot control if one set of cables fail.

Each elevator has a servo **5** and trim tab **6**. The trim tab is the inner tab operated from the cockpit by the pitch trim handwheel **7**. A graduated scale **8** indicates the amount of nose up or nose down trim set.



### SECTION 8 SYSTEMS DESCRIPTION

Part 2 Airframe & Flight Controls

Page 8-2-10

Date 1 JAN 03

Printed by Jeppesen Sanderson



## OPERATIONS MANUAL

C.212 Aviocar

Model C.212-CC





### FLAPS

Flaps are double slotted **1** with maximum extension of 40° and are adjustable at the extension rods **2**.

They are hydraulically activated by a lever **3** on the center pedestal which controls movement of a cylinder in the overhead cabin.

A mechanical linkage of rods and bellcranks **4** extends from the cylinder to actuate the flaps. This linkage incorporates protection against an asymmetric flap condition.

Flaps should fully extend or retract within 15 seconds.



## SECTION 8 SYSTEMS DESCRIPTION

Part 2 Airframe & Flight Controls

Page 8-2-11

Date 1 JAN 83

Printed by Jeppesen Sanderson



## OPERATIONS MANUAL

C.212 Aviocar Model C.212-CC




### GUST LOCK

A gust lock lever which engages the primary flight controls is mounted on the co-pilot side of the center pedestal.

To engage the lever **①** center the rudder pedals, elevators and ailerons, pull up the lever and engage in the lock position. Any resistance to the lever indicates the controls are not correctly centered.

To release the lever **②**, pull out of the holding socket and drop anti-clockwise towards the floor.



---

## SECTION 8 SYSTEMS DESCRIPTION

Part 2 Airframe & Flight Controls

Pnno 8-2-12

Date 1 JAN 83

Printed by Aviopressen Datentechnik

## LM78XX Series Voltage Regulators

### General Description

The LM78XX series of three terminal regulators is available with several fixed output voltages making them useful in a wide range of applications. One of these is local on card regulation, eliminating the distribution problems associated with single point regulation. The voltages available allow these regulators to be used in logic systems, instrumentation, HiFi, and other solid state electronic equipment. Although designed primarily as fixed voltage regulators these devices can be used with external components to obtain adjustable voltages and currents.

The LM78XX series is available in an aluminum TO-3 package which will allow over 1.0A load current if adequate heat sinking is provided. Current limiting is included to limit the peak output current to a safe value. Safe area protection for the output transistor is provided to limit internal power dissipation. If internal power dissipation becomes too high for the heat sinking provided, the thermal shutdown circuit takes over preventing the IC from overheating.

Considerable effort was expended to make the LM78XX series of regulators easy to use and minimize the number of external components. It is not necessary to bypass the out-

put, although this does improve transient response. Input bypassing is needed only if the regulator is located far from the filter capacitor of the power supply.

For output voltage other than 5V, 12V and 15V the LM117 series provides an output voltage range from 1.2V to 57V.

### Features

- Output current in excess of 1A
- Internal thermal overload protection
- No external components required
- Output transistor safe area protection
- Internal short circuit current limit
- Available in the aluminum TO-3 package


### Voltage Range

LM7805C	5V
LM7812C	12V
LM7815C	15V

### Connection Diagrams



**Bottom View**  
Order Number LM7805CK,  
LM7812CK or LM7815CK  
See NS Package Number KC02A



**Top View**  
Order Number LM7805CT,  
LM7812CT or LM7815CT  
See NS Package Number T03B

## **LM78XX**

### **Rangkaian Regulator Voltage**

#### **Gambaran Umum**

Seri LM78XX dari tiga regulator terminal tersedia dengan beberapa pengatur voltage output yang menjadikan mereka bermanfaat dalam bermacam-macam aplikasi. Salah satunya adalah regulasi lokal yang mungkin, mengeliminir masalah-masalah distribusi yang diasosiasikan dengan regulasi bertitik tunggal. Voltage-voltage yang ada menyediakan regulator-regulator yang bisa digunakan di dalam sistem logika, instrumentasi, HiFi, dan keadaan peralatan elektronik yang solid. Walaupun didesain sebagai regulator voltase yang telah ditentukan, maka bagian-bagian ini bisa digunakan dengan komponen-komponen eksternal untuk mendapatkan voltase dan arus yang bisa disesuaikan.

Seri LM78XX tersedia dalam sebuah paket aluminium TO-3s yang akan membiarkan muatan arus di atas 1.0A jika tersedia panas yang cukup. Pembatasan arus dimaksudkan untuk membatasi arus output puncak sampai pada nilai yang aman. Proteksi daerah aman untuk transistor output

bertujuan untuk membatasi pemborosan power internal. Jika pemborosan power internal terlalu tinggi untuk panas yang tenggelam, maka stop kontak untuk menghentikan panas mencegah IC mengalami panas yang berlebihan.

Usaha-usaha yang mungkin telah dikembangkan untuk membuat seri regulator LM78XX mudah digunakan dan mengurangi jumlah komponen luar. Tidak perlu menghadari output, walaupun hal ini akan meningkatkan respon yang bersifat sementara. Input bypass dibutuhkan hanya jika regulator tersebut diletakkan jauh dari filter kapasitor power supply.

Selama output voltase berbeda dari 5V, 12V dan 15V maka seri LM117 menyediakan sebuah voltase output yang berjarak antara 1.2V sampai 57V.

#### Ciri-ciri

- Arus output lebih dari 1A
- Panas internal melebihi beban proteksi.
- Tidak ada komponen-komponen eksternal yang dibutuhkan
- Proteksi daerah aman transistor output
- Batas arus internal sirkuit pendek
- Terdapat pada paket alumunium TO-3

Jarak voltase

LM7805C 5V

LM7812C 12V

LM7815C 15V

Keterangan gambar

1. Resistansi panas paket  $T=3$  ( $K$ ,  $^{\circ}C$ ) merupakan persimpangan ke kotak dan kotak  $35^{\circ} C$  sampai ambient. Resistansi panas paket  $T=220$  ( $T$ ) merupakan persimpangan  $4^{\circ} C$  ke kotak dan kotak  $50^{\circ} C$  sampai pada ambient.
2. semua karakter diukur dengan kapasitor melintasi input  $0.22 \mu F$ , dan kapasistor output  $0.1\mu$ . semua karakteristik kecuali voltase yang memiliki bunyi dan perbandingan rejeksi reaksi suara diukur dengan menggunakan teknik-teknik pulse ( $t_w \leq 10$  ms, lingkaran tugas  $\leq 5\%$ ). Perubahan voltase output disebabkan perubahan-perubahan di dalam temperatur internal harus di masukkan ke dalam catatan secara terpisah.
3. Rating maksimum yang mutlak menunjukkan batas-batas yang melebihi kerusakan yang terjadi pada bagian